JPS61198859A

JPS61198859A - 読取装置

Info

Publication number: JPS61198859A
Application number: JP60036550A
Authority: JP
Inventors: Hajime Sato; 肇佐藤; Mamoru Mizuguchi; 水口　衛
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-02-27
Filing date: 1985-02-27
Publication date: 1986-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、例えばファクシミリ等Ｃ二用いられ。

原稿などの画像情報を時系列の電気信号（二置換する読
取装置（：係り、特Ｃ二その読取装置（：用いたＣＯＤ
　（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｃ）　
　の茹きラインセンｆに関する。

〔発明の技術的背景とその問題点〕

読取装置シー用いられるＩＣ七ンサ例えばＣＣＤセンサ
はシリコンウニ／−上にＰＥＰプロセスを経て作製され
、このセンチ長はウェハ・チイズによって制限を受ける
。そのため、従来、通常の原稿（人４．８４？イズ等）
を等倍で読み収る読取装置は、複数個のＣＣＤセンチを
並ぺて構成されるつ読取装置Ｃ：２いて、ＣＣＤセンチ
等の並べ方としては、直線状に並べるものがもつとも一
般的である。しかしながら、直線状に並べた場合、画素
密度が大となるとＣＣＤセンチ端部の切断面の凹凸が画
素の大きさＣ二対して無視できなくなり、ＣＣＤセンチ
とＣＣＤセンチとのつなぎ部分で画素がない所が生じる
。換言するならば、ＣＣＤセンチとの接続部分では、又
字等を読み収ることができなくなる危険がある。実際、
画像密度’ｔ’１６個／寓とすると画像ピッチは６２．
５μｍとなり、これＣ：対し切断面の凹凸は通常使用さ
れるウニ八切断器では、最小ｌＯμｍ程度である為、Ｃ
ＣＤセンチ間のつなぎ部分で１画素抜けることは避けら
れない。

上述の危険を回避する為、例えば実開昭５７−１０９６
６４号公報Ｃ二開示されている第３図または特開昭５７
−１２９０６５号公報の如く複数個のセンナ！千鳥状に
配置する方式がある。しかしながら、この方式を用いる
と、２列Ｉ：並んだ各列のＣＣＤセンチの副走査方向の
読取り位置が異なる為、副走査方向Ｃ二そろった出力信
号を得るためには、ＣＣＤセンチからなるセンチ部の後
段εニラインメモリが必要となる。その上土疋査方向に
シリアルな信号を得るためには、ＣＣＤセンチのつなぎ
部分の重複を除去する必要が生じ、処理回路が複雑とな
る。

したがって、ＣＣＤセンチを千鳥状に配置する方式！用
いると、読取装置が複雑化してしまい簡易な読取装置を
得、かつ小型化Ｃ：する現在の技術の潮流ｇ：逆行する
危険がある。

〔発明の目的〕

上述の問題点を鑑み、本発明は複数のラインセンナを直
線状１：配列し、かつラインセンチ間の画素抜けＣ：よ
る読み取り画像の画像品質の低下を防ぐ読取装置を提供
することを目的とする。

〔発明の概要〕

上述の目的を達成するため、本発明の読取装置は複数個
のラインセンチを直線状に配列し、かつラインセンナ端
部の画素幅なラインセンチ端部以外の画素幅よりも細く
することで、ラインセンナ切断部の凹凸（二より必然的
に生じる幅を確保しつつ、完全に欠落した画素が無いよ
うにし、また各画素からの出力信号ｔシリアル信号Ｃ：
変換した後、ラインセンチとラインセンチとのつなぎ目
に位置する細い画素からの出力信号レベルを他の画素か
らの出力信号のレベルと同等にするための補正を行なう
ことＣ：より、画素を細くすること＆二より生じる出力
の低下を防止することができる。

〔発明の実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第１図及び第２図は本発明の読取装置の一実施例であり
、第３図は本発明の読取装置を用いた装置である。

第３図にどいて、プラテンローラ（１）により原稿紙（
２）は紙ガイド（３）の上を副走査方向りへ送り出され
る。原稿紙（２）上（：記入されている画像は、支持本
体（５）シー固着された発光部（６）から発せられる光
Ｃ二より照射される。照射された原稿（２）上の画像は
。

支持本体（５）に固定されたロッドレンズアレイ（７）
ン介して、読取装置（９）のＣＯＤからなるラインセン
チ上Ｃ：結像する。この読取装置（９）は支持本体（５
）に裏蓋（８）により固定されている。ラインセンチ上
に結像された画像は電気信号に変換され、出力端子（１
Ｇより出力される。

次に第１図及び第２図を参照して、本発明の読取装置の
一実施例を説明する。

読取装置（９）はアルミナ基板α湯上にＣＯＤからなる
ラインセンチ（１１１）　、　（１１２）　、　（１１
））　、　（１１４）が−直線状？：配装されている。

このラインセンチα１１）。

Ｑ１２）　、　（１１））　、　（１１４）の両端の少
なくとも一画素（１）１）の画素幅は他の画素ｑ３２）
の画素幅の上で形成されている。また、このアルミナ基
板ａａのラインセンナ（Ｉｌｌ）　、　Ｑ１２）　、　
（１１））　、　（１１４）の取付面上（：は、この他
にラインセンチ駆動回路１１マルチプレクチ（ｍｕｌｔ
ｌｐｌｅｘｅｒ　）　１５、補正回路翰、８よイングパ
ッドαη％Ｓよびボンディングワイヤａ８によって接続
されている。この厚膜多層配線上には、反射防止のため
黒色絶縁層（図示せず）で被覆されている。

このラインセンｆ　ｕｌｌ）　、　（１１２）　、　（
１１））　、　（１１４）の各画素（１）１）　、　（
１）２）に蓄積された光信号は、ラインセンチ駆動回路
（１４１Ｅ：よって順次各ラインセンチ（ｉｌｌ）　、
　ＣＩＬ２）　、　（１１））　、　（１１４）から出
力される。この各ラインセンナ（Ｉｌｌ）　、　（１１
２）　、　（１１））　、　（１１４）からのシリアル
信号はマルチプレクチαＳＣ：よりｌ系列Ｃ：まとめら
れる。さらＣ二、画素幅が他の画素の上である両端の画
素（１）１）からの出力は選択的Ｃ：２倍にする補正回
路α０７通ること５二より、ｌ直線上の画素抜けがなく
、そして画素レベルのそろった信号出力が得られる。

次に、この補正回路の実施例を第４図、第５図を参照し
て説明する。なｇ、第４図（＝示したものは、この補正
回路の一実施例であり、第５因に示したものは、この補
正回路の他の実施例である。

第４図に８いて、この補正回路はゲインが２倍の演算増
幅器■と２つのアナログ・ライン？（２１１）。

（２１２）より構成されている。通常は第１のアナログ
・スイッチ（２１１）　’２通電し、第２のアナログ・
スイッチ（２１２）　’１）Ｍ断してどく。しかし、幅
の狭い画素からの信号が入力されたときのみ、第１のア
ナログ・スイッチ（２１１）　Ｙ遮断し、また第２のア
ナログ・ラインｙ−（２１２）　ｖ通電する。この操作
（：よって幅が工の画素からの出力信号を選択的Ｃ二２
倍に増幅することができる。

第５図ｃｇいて、補正回路は、演算増幅器（イ）と２つ
のアナログ・ラインｙ−（２１す、　（２１２）と３個
の抵抗とＣ：より構成されている。このアナログ・スイ
ッチ（２１２）　、　（２１２）を選択的に通電遮断さ
せることにより、演算増幅器の増幅率１に：ｉ化させる
ことができる。ここで９と”４’ｒ”との比をｌ：２と
し、通常はｍｌのアナログ・スイッチ（２１１）　１に
：通電し第２のアナログ・スイッチ（２１２）を遮断す
る。しかし１画素幅が上の画素からの信号が入力された
時のみ、第１のアナログ・スイッチ（２１１）　’＆遮
断し、第２のアナログ・スイッチ（２１２）　ｔ’通電
する。このような操作を行なうことにより、画素幅が上
の画素からの出力信号を選択的に２倍Ｃ二増幅し、他の
画素からの出力信号と同等Ｃ二することができる。また
、第５図ｇ：示す回路を用いることによって、両端の画
素以外の画素からの信号も一定の倍率−１倍に増幅する
ことができる。さらに、同一の演算増幅器からの出力を
用いることにより、信号出力の出力インピーダンスを一
定にすることができる。

上述の実施例では、個々のラインセンナの両端部の画素
が他の画素Ｃ二比べて細いこと１例５二とり説明したが
、本発明は必ずしもこれ（二限られず、ラインセンナと
ラインセンチとがとなりあわない部分のラインセンナの
端部の画素例えば第１図に示すラインセンｆ　（Ｉｌｌ
）　ｌ二８ける画素Ｑ３１）のうちアルミナ基板（１）
の端部側の画素（１）１）は、他の画素と幅が同じでも
良い。また第１図に示す画素だ、幅の狭い画素（１）１
）は１ｍｇ−限られず、複数個あっても良い。

さらに第１図に示した読取装置（９）では、ラインセン
サ駆動回路α荀、マルチプレクサα９．８よび補正回路
αｅがアルミナ基板ｆＬａ上Ｃ：実装されている。

しかし、これらは別に用意された回路基板等の上に配置
しても良いうまた、入出力端子αＧｋフレキシブル蓬板
に変えても良い。

その上、実施例では、複数個のラインセンチからの出力
信号をマルチプレクｆｋ用いてｌ系列のシリアル信号ｉ
：変換して出力信号を得ている。しかしながら、この読
み出し速度を上げるため（−１各ラインセンチからの出
力を同時Ｃ二読み出すこともできる。その場合の方法を
ブロック図として第６図に示す。この第６図Ｃ：示す方
法では、各ラインセンチ（Ｌ　１１）　、　Ｑ１２）　
、　（１１））　、　（１１４）からの出力信号に対し
、個々にそれぞれの補正回路住ｅを用意することによっ
て、各ラインセンｆ　（ｉｌｌ）　、　（１１２）　。

（１１））　、　（１１４）からの画素レベルの統一し
た信号出力が得られる。

なお、第１図に示した読取装置（９）では、等倍読取の
画像センｆ（密着センチ）のみ！挙げて説明した。しか
しながら１本発明の読取装置は光学縮生糸を用いた読取
装置においても使用できることは言うまでもない。

〔発明の効果〕

本発明の読取装置は、各ラインセンチ間の接続部分の画
素幅を他の画素に比べて狭くし、複数のラインセンｆｔ
直線状に配置し、かつこの幅の細い画素からの出力信号
レベル！他の画素からの出力信号レベルとそろえるため
の補正手段！設けたものである。これにより、−直線上
Ｃ二複数個のラインセンｆχ並べても画素抜けの無い画
素レベルのそろった出力信号を得ることができる。その
上、複数のラインセンサを用いること１二よる画像品質
の低下や読取装置の構成の複雑化を避けることができる
っ

【図面の簡単な説明】第１図は本発明の読取装置の一実施例を示す一部切欠斜
視簡略図、第２図は第り図に示した読取装置のブロック
図、第３図は第１図に示す読取装置を実装した装置の模
式断面図、第４図は第１図Ｃ二示す読取装置に用いられ
る補正回路の一実施例を示す回路図、第５図）ま第１図
Ｃ二示す読取装置Ｃ：用いられる補正回路の他の実施例
を示す回路図、第６図に本発明の読取装置の他の実施例
を示すブロック図である。Ｉ・・・ラインセンナ駆動回路 α９・・・マルチプレクチｔｉｅ・・・補正回路（１１１）　、　（１１２）　、　（１１））　、　（
１１４）・・・ラインセンナ（１）１）　、　Ｑ３２）
・・・画素代理人　弁理士　則　近　憲　佑（ほか１名）第　　３　　図１０　　　　　　　ｑ　　　　　２３第　　４　　図に第　　５　　図手続補正書（自発）４１６實６．２６６

Claims

【特許請求の範囲】

（１）直線状に配列された複数個の光検出素子を備え、
かつ両端部のうち少なくとも一方の端部の前記光検出素
子の配列方向の幅が他の光検出素子の幅よりも細いライ
ンセンサを、前記幅の細い光検出素子を対向させて直線
状に複数個配列してなる読取装置において、前記端部の
光検出素子の信号出力と前記他の光検出素子の信号出力
とを同等レベルにする補正手段と、前記複数個の光検出
素子からの信号出力を時系列にシリアル信号として読み
出す手段とを備え、前記補正手段が前記読み出す手段の
出力側に接続されたことを特徴とする読取装置。
（２）前記補正手段は、増幅器とこの増幅器の利得を少
なくとも２段階に調整する手段を有し、前記端部の光検
出素子からの信号出力が前記増幅器で増幅される時は前
記増幅器の利得を調整する手段は、前記他の光検出素子
の信号出力を増幅する時の利得に比べ利得を大に設定す
ることを特徴とする特許請求の範囲第１項記載の読取装
置。
（３）前記補正手段は、増幅器とスイッチ手段とを有し
、前記端部の光検出素子からの信号出力のみを前記スイ
ッチ手段により選択的に前記増幅器により増幅すること
を特徴とする特許請求の範囲第１項記載の読取装置。