JPS61198630A - レジストパタ−ン形成方法 - Google Patents

レジストパタ−ン形成方法

Info

Publication number
JPS61198630A
JPS61198630A JP3833785A JP3833785A JPS61198630A JP S61198630 A JPS61198630 A JP S61198630A JP 3833785 A JP3833785 A JP 3833785A JP 3833785 A JP3833785 A JP 3833785A JP S61198630 A JPS61198630 A JP S61198630A
Authority
JP
Japan
Prior art keywords
pattern
developer
pattern forming
center
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3833785A
Other languages
English (en)
Inventor
Fumiaki Shigemitsu
重光 文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3833785A priority Critical patent/JPS61198630A/ja
Publication of JPS61198630A publication Critical patent/JPS61198630A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はレジストパターン形成方法、特に電子線による
露光部分を現像液で現像し、パターンを形成するレジス
トパターン形成方法に関する。
(発明の技術的背景) 半導体集積回路の製造工程において、微細なパターンを
半導体基板上に形成する技術は不可欠なものとなってい
る。現在一般に用いられているパターン形成方法は、パ
ターン形成を行う基板上にレジストを塗布し、このレジ
スト層に電子線を照射し必要なパターン部分のみ露光し
、この露光部分を現像液で現像するという方法である。
〔背景技術の問題点〕
パターン形成に電子線を用いた場合、電子のかぶり効果
が問題となる。このかぶり効果を第4図を参照しながら
説明する。第4図は半導体基板に電子線を照射してパタ
ーン形成を行っている状態を示す説明図で、電子[12
は対物レンズ1および対物レンズ絞り3を通って半導体
基板5に照射される。半導体基板5はカセット6に固定
され、カセット6はXYステージ7に固定される。XY
ステージ7は水平方向に移動するため、半導体基板5の
全面を電子wA2が走査できる。ところが照射された電
子線2の一部は半導体基板5の表面で反射し、この反射
電子4が遮蔽板8と半導体基板5の間でエネルギーを消
失するまで反射を繰返す。
このため、図の直径りの部分が反射電子4による露光の
影響を受けることになり、一般にL−20履程度である
。これが電子のかぶり効果で、パターンの寸法変動を及
ぼす原因となる。
第5図に電子のかぶり効果に起因するパターンの寸法変
動を測定した結果を示す。同図(a)は形成しようとす
るオリジナルパターンであり、白い部分は露光部分、黒
い部分は非露光部分を示す。
パターン中央には直径6011IIlの円形の露光パタ
ーンが位置し、その中央から右へ向かって一定幅(約1
0μ)のストライブ状の露光パターンが形成されている
。このようなパターンを電子線照射によるレジストパタ
ーン形成方法で実際に半導体基板上に形成させると、電
子のかぶり効果によって寸法誤差が生じる。いま、寸法
誤差を、形成されたストライプパターンの白い部分の幅
によって表わすことにする。即ち、第5図(a)に示す
オリジナルストライプパターンの白い部分の幅をWとし
、実際に半導体基板上に形成されたストライプパターン
の白い部分の幅をW′として、この差Δw−w’ −w
をパターンの寸法誤差としてみる。
第5図(b)は、このパターンの寸法誤差ΔWをパター
ンの位置について測定した結果を示すグラフである。パ
ターンの位置とは、第5図(a)のストライプパターン
の横方向位置を示す。なお、寸法誤差は現像条件により
異なるが、ここでは第5図(a)の円形パターンの円周
上に位置するストライプパターンの白い部分の寸法誤差
ΔWが0になるように現像条件を設定した。第5図(b
)に示すように、結果は円形パターンの中心に近付く程
幅が広くなり(ΔWho)、逆に遠ざかる程幅が狭くな
る(ΔW<O)。これは円形パターンの中心は、まわり
がほとんど露光部分(白い部分)であるため電子のかぶ
り効果の影響を強く受けるのに対し、中心から遠ざかる
とまわりがほとんど非露光部分(黒い部分)となるため
、電子のかぶり効果の影響が弱くなるからである。
第6図は実際に半導体チップにレジストパターンを形成
させるのに用いるパターンマスクを示す図である。パタ
ーンマスク9は一部120am程度の正方形のマスクで
あり、中央部分にオリジナルパターン10が形成されて
いる。一般に1つの半導体ウェハは複数の半導体チップ
により構成される。第6図に示す例は4つの半導体チッ
プにより構成される例であり、オリジナルパターン10
も同一の4つのパターン10−1〜10−4により構成
されている。なお、ここでXは電子線走査方向を、Yは
XYステージの移動方向を示す。
このようなパターンマスク9を用いて電子線照射を行い
、レジストパターンを形成させると、前述した電子のか
ぶり効果によってパターン10の中央部分と周縁部分と
では寸法誤差が生じてしまう。即ち、パターンマスク9
の中で、露光部分はパターン10の内部にのみ存在する
ので、パターン10の周縁部分の方が、電子のかぶり効
果の影    ・響が弱くなるのである。従って、レジ
ストパターン形成侵、半導体ウェハをダイシングして、
各半導体チップに分割した場合、第6図のA点のパター
ンと8点のパターンとの間に寸法誤差が生じてしまうこ
とになる。パターン10がほとんど露光部分により構成
されている場合は、電子線照射が適正焦点で行われたと
しても、A点と8点との間で0.2μ風程度の寸法差が
生じてしまう。焦点がずれているとこの差は0.7μ扉
程度にも達する。
このような電子のかぶり効果に起因する寸法誤差は寸法
精度を低下させることになり、益々^密度化が要求され
る半導体装置の製造技術において、極めて重大な問題と
なってきている。
〔発明の目的〕
そこで本発明はtiaのよいパターン形成を行うことの
できるレジストパターン形成方法を提供することを目的
とする。
〔発明の概要〕
本発明の特徴は、レジスト層を有するパターン形成板に
電子線を照射することにより、所定のパターンに応じた
露光部と非露光部とを形成し、レジスト層に現像液を噴
霧して露光部を現像し、パターン形成板上にレジスト層
によるパターンを形成するレジストパターン形成方法に
おいて、パターン形成板の周縁部の現像速度と中心部の
現像速度とを異ならせ、電子のかぶり効果に起因する寸
法誤差を補正するようにし、精度のよいパターン形成を
行うことができるようにした点にある。
〔発明の実施例〕
以下本発明を図示する実施例に基づいて説明する。第1
図は本発明に係るレジストパターン形成方法における現
像処理を示す説明図である。ここで用いたパターン形成
板11は、酸化クロムを約1000人魚着したガラス基
板に、ポジ型の電子線感応レジスタ()OOエチル−α
−りOLlアクリレートのポリマー)を0.6μmの厚
みでスピナ法により被覆し、プリベークした後電子線露
光したものである。露光はビーム電流440nA(ドー
ズ量4.4μC/cd)という条件で行っている。
このようにして露光したパターン形成板11は回転袋[
12によって回転させられ、表面に現像液としてのMI
BK<メチルイソブチルケトン)が噴霧されて現像され
る。現像後、プラズマアッシング工程、エツチング工程
、レジスト剥離工程を経てパターンが形成される。
さて本発明に係る方法の主眼は、パターン形成板11上
のパターン部分13の周縁部の現像速度と中心部の現像
速度とを異ならせる点にある。本実施例で用いたレジス
トはポジ型レジストであるため、パターン形成板11の
中央部分が、電子のかぶり効果の影響を強く受けること
になる。従って、周縁部の現像速度を中心部の現像速度
より速めることによって、かぶり効果の影響を補正する
ことができる。このため、中心部に現像液を噴霧する中
心部用ノズル14と、周縁部に現像液を噴霧する周縁部
用ノズル15と、の2つのノズルを設け、それぞれ異な
った条件で現像液を噴霧する。
このようにして第6図に示すパターンを形成した結果、
A点と8点との寸法差は0.05μm程度となり、従来
の0.2μ風に比べ寸法精度の向上がみられた。
次に現像速度を異ならせるための具体的手段について、
いくつかの例を示す。第1の手段は現像液の濃度を異な
らせる方法である。一般に用いられている現像液はイソ
プロビルアルコール(IPA)とMIBKとの混合溶液
であり、現像液濃度C(MIBK/ (IPA十MIB
K))の逆数と現像速度dw/dtの対数とは、第2図
(a)に示すグラフのように比例関係にある。ここでW
はエツチングすべきパターンの幅、tは時間を示す。
この関係から現像液濃度Cが高くなれば、現像速度が速
くなることがわかる。従って本実施例の場合、第1図で
、周縁部用ノズル15から噴霧する現像液濃度を中心部
用ノズル14から噴霧する現像液濃度より高くすればよ
い。
第2の手段は現像液の流出を異ならせる方法である。第
2図(b)に示すグラフのように、現像液流量Qと現像
速度dw/dtとは比例関係にあり、流ff1Qが大き
くなれば、現像速度は速くなる。グラフの傾きは、現像
液として一定濃度のMIBKを用い、温度25℃の場合
で0、0045 (μTrL/sec > / (cc
/sec )程度である。従って本実施例の場合、第1
図で、周縁部用ノズル15から噴霧する現像液流量を中
心部用ノズル14から噴霧する現像液流量より太き(な
ればよい。
第3の手段は現像液の温度を異ならせる方法である。第
2図(C)に示すグラフのように、現像液温度Tと現像
速度dW/dtとは比例関係にあり、温度Tが高くなれ
ば、現像速度は速くなる。グラフの傾きは、現像液とし
て一定濃度のMIBKを用い、一定i量で現像させると
温度22℃〜31℃の範囲内で0.0017(μ7FL
/5ec)/’C程度である。従って本実施例の場合、
第1図で、周縁部用ノズル15から噴霧する現像液温度
を中心部用ノズル14から噴霧する現像液温度より高く
すればよい。
以上3つの手段を例示したが、現像速度を変えることの
できる手段であれば、どのような手段を用いてもかまわ
ない。なお、上述の3つの手段のうちでは、現像流量を
変える手段が制御が最も容易であり好ましい。
次に周縁部の現像速度と中心部の現像速度との比の決定
方法について説明する。前述したようにかぶり効果はパ
ターンの露光部における電子の反射に基づくものである
から、かぶり効果はパターン上で露光部の占める割合が
大きくなる程顕著になる。この様子を第3図に示す。第
3図(a)はパターン形成板11上に形成されたパター
ン部分13を示し、同図(b)はこのパターン部分の各
位置におけるパターンの寸法誤差ΔWを示す。パターン
部分13の中心部はかぶり効果を顕著に受けるが、周縁
部からL(Lは第4図に示すように、反射電子が影響を
及ぼす円形範囲の直径)の距離の部分は、この効果が低
下してくることになる。
従って中心部と周縁部とでは寸法誤差に違いが生ずる。
ところがかぶり効果はパターン部分13の露光部の占め
る割合に左右される。即ち、露光部の占める割合が大き
ければ、かぶり効果の影響も大きくなり、中心部と周縁
部とにおける寸法誤差の相違も大きくなる。第3図(b
)では、露光部の占める割合をパラメータとして、5%
、25%。
50%、95%の場合について示しである。このように
露光部の占める割合によって、中心部と周縁部とが受け
るかぶり効果の差が変動するため、現像速度の差もこれ
に応じて適当な値に設定する必要がある。即ち、露光部
の占める割合が大きければ、現像速度の差も大きくとら
ねばならないことになる。そこで、露光部の占める割合
をパラメータとして第3図(b)のようなグラフをあら
かじめ求めておき、パターン形成を行うときには、その
パターンについて露光部の占める割合を求め、前述のグ
ラフに応じた補正がなされるように中心部と周縁部とに
おける現像速度を決定すればよい。
実用上は、露光部の占める割合が10%、50%。
90%の3条件についてのテーブルを用意しておけば十
分である。
〔発明の効果〕
以上のとおり本発明によれば、レジストパターン形成方
法において、パターン形成板の周縁部と中心部とで現像
速度が異なるようにしたため、精度よいパターン形成を
行うことができる。
【図面の簡単な説明】
第1図は本発明に係るレジストパターン形成方法の一実
施例を示す説明図、第2図(a)〜(C)は現像液の諸
条件と現像速度との関係を示すグラフ、第3図はパター
ン形成板の各位置におけるパターン寸法誤差を示す説明
図、第4図はかぶり効果の説明図、第5図はかぶり効果
の影響をテストするための各パターン位置におけるパタ
ーン寸法誤差を示す説明図、第6図は半導体チップにレ
ジストパターンを形成させるのに用いるパターンマスク
の説明図である。 1・・・対物レンズ、2・・・電子線、3・・・対物レ
ンズ絞り、4・・・反tJ4′R子、5・・・半導体基
板、6・・・カセット、7・・・XYステージ、8・・
・遮蔽板、9・・・パターンマスク、10・・・オリジ
ナルパターン、11・・・パターン形成板、12・・・
回転装置、13・・・パターン部分、14・・・中心部
用ノズル、15・・・周縁部用ノズル。 第2図 現イ象液」U艷の逆数L/c 現イ釦彰瓦量Q 現像液温度T 第5図 ノでターンのイ立置

Claims (1)

  1. 【特許請求の範囲】 1、レジスト層を有するパターン形成板に電子線を照射
    することにより、所定のパターンに応じた露光部と非露
    光部とを前記レジスト層上に形成し、前記レジスト層に
    現像液を噴霧して前記露光部を現像し、前記パターン形
    成板上にレジスト層によるパターンを形成するレジスト
    パターン形成方法において、 前記パターン形成板の周縁部の現像速度と中心部の現像
    速度とを異ならせることを特徴とするレジストパターン
    形成方法。 2、周縁部の現像速度と中心部の現像速度との比を、露
    光部と非露光部との比に応じて決定することを特徴とす
    る特許請求の範囲第1項記載のレジストパターン形成方
    法。 3、現像液濃度を変えることによって現像速度を異なら
    せることを特徴とする特許請求の範囲第1項または第2
    項記載のレジストパターン形成方法。 4、現像液温度を変えることによつて現像速度を異なら
    せることを特徴とする特許請求の範囲第1項乃至第3項
    のいずれかに記載のレジストパターン形成方法。 5、現像液流量を変えることによつて現像速度を異なら
    せることを特徴とする特許請求の範囲第1項乃至第4項
    のいずれかに記載のレジストパターン形成方法。
JP3833785A 1985-02-27 1985-02-27 レジストパタ−ン形成方法 Pending JPS61198630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3833785A JPS61198630A (ja) 1985-02-27 1985-02-27 レジストパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3833785A JPS61198630A (ja) 1985-02-27 1985-02-27 レジストパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS61198630A true JPS61198630A (ja) 1986-09-03

Family

ID=12522464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3833785A Pending JPS61198630A (ja) 1985-02-27 1985-02-27 レジストパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS61198630A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019732A (ja) * 2004-06-29 2006-01-19 Leica Microsystems Lithography Gmbh かぶり効果を減少させるための方法
JP2006019733A (ja) * 2004-06-29 2006-01-19 Leica Microsystems Lithography Gmbh 近接効果補正を制御するためのプロセス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019732A (ja) * 2004-06-29 2006-01-19 Leica Microsystems Lithography Gmbh かぶり効果を減少させるための方法
JP2006019733A (ja) * 2004-06-29 2006-01-19 Leica Microsystems Lithography Gmbh 近接効果補正を制御するためのプロセス

Similar Documents

Publication Publication Date Title
JP2654450B2 (ja) レジスト・パターンの形成方法
US4762396A (en) Masking method
US5573634A (en) Method for forming contact holes of a semiconductor device
US4751169A (en) Method for repairing lithographic transmission masks
KR100253052B1 (ko) 패턴형성방법 및 패턴형성장치
JPH04155337A (ja) フォトマスクの製造方法
US6361911B1 (en) Using a dummy frame pattern to improve CD control of VSB E-beam exposure system and the proximity effect of laser beam exposure system and Gaussian E-beam exposure system
KR100384800B1 (ko) 패턴 형성 재료, 패턴 형성 방법 및 노광용 마스크의 제조방법
KR940010150B1 (ko) 전자빔노광방법 및 그 장치
JPS61198630A (ja) レジストパタ−ン形成方法
JPH0219970B2 (ja)
JPH11194506A (ja) パターン形成方法
KR20020018280A (ko) 이중노광을 이용한 포토마스크의 전자빔 노광방법 및 이를이용한 포토마스크 제조방법
JPH03222409A (ja) 半導体装置の製造方法
JPS6358829A (ja) 電子線ビ−ムによるパタ−ン形成方法
JPH063806A (ja) 半導体装置の製造方法と露光用マスク
JPS60208834A (ja) パタ−ン形成方法
JPS6386518A (ja) パタ−ン形成方法
JPS6252850B2 (ja)
JPS6219049B2 (ja)
JPH02218115A (ja) パターン形成方法
JPS6230321A (ja) 電子ビ−ム露光方法および電子ビ−ム露光装置
JPH04338960A (ja) レジストパターンの形成方法
JPS634216Y2 (ja)
JPS6152973B2 (ja)