JPS61194720A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPS61194720A JPS61194720A JP60033898A JP3389885A JPS61194720A JP S61194720 A JPS61194720 A JP S61194720A JP 60033898 A JP60033898 A JP 60033898A JP 3389885 A JP3389885 A JP 3389885A JP S61194720 A JPS61194720 A JP S61194720A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- stage
- identification mark
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 abstract 1
- 238000005549 size reduction Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板上に識別表示記号を形成しうる半
導体製造装置に関する。
導体製造装置に関する。
従来、この種の半導体製造装置はステージがステップし
てマスクＡ’ターンを正確に半導体基板上に露光転写さ
せる機能を持つにすぎなかった。っまシ１つの半導体基
板上に形成される複数の半導体装置は全く同一形状をし
ておシ、外観上で半導体基板上の各々の半導体装置を区
別することや半導体装置をチップ片に分割した後に各々
を識別することはもとより困難である。
てマスクＡ’ターンを正確に半導体基板上に露光転写さ
せる機能を持つにすぎなかった。っまシ１つの半導体基
板上に形成される複数の半導体装置は全く同一形状をし
ておシ、外観上で半導体基板上の各々の半導体装置を区
別することや半導体装置をチップ片に分割した後に各々
を識別することはもとより困難である。
すなわち、上述した従来の半導体製造装置によって製造
される半導体装置は、各々同一形状をしているため、半
導体装置の製造工程上手じる種々の現象を半導体基板の
特定部分あるいは特定チップ片について観察するには、
その部分を見いだすのに膨大な時間を要し半導体装置の
開発工数を増大させるような欠点があった。
される半導体装置は、各々同一形状をしているため、半
導体装置の製造工程上手じる種々の現象を半導体基板の
特定部分あるいは特定チップ片について観察するには、
その部分を見いだすのに膨大な時間を要し半導体装置の
開発工数を増大させるような欠点があった。
本発明は前記問題点を解消した装置を提供するものであ
る。
る。
本発明は半導体装置のパターン等を縮小して半導体基板
に露光する縮小投影型露光装置と、半導体基板上に形成
される複数の半導体装置の識別表示記号を前記露光装置
内にセットされた基板の任意の位置に転写露光する識別
表示記号露光装置とを同一ステージに設けたことを特徴
とする半導体製造装置である。
に露光する縮小投影型露光装置と、半導体基板上に形成
される複数の半導体装置の識別表示記号を前記露光装置
内にセットされた基板の任意の位置に転写露光する識別
表示記号露光装置とを同一ステージに設けたことを特徴
とする半導体製造装置である。
以下、本発明の一実施例を図によって説明する。
本発明は、半導体装置のパターンを縮小しこれを半導体
基板１０６ 、２０７上に露光する縮小投影型露光装置
と、半導体基板１０６ 、２０７上に形成される複数の
半導体装置の識別表示記号を前記縮小投影型露光装置内
にセットされた基板１０６ 、２０７の任意の位置に転
写露光する識別表示記号露光装置とを同一露光ステージ
１０９ 、２０９に設けたものである。第１図は前記雨
露光装置の光学系を別系統に分けて同一ステージに設け
た実施例を示すもので、図において、前記縮小投影型露
光装置はマスク・やターン露光用光源１０７と、マスク
１０８と、集光レンズ系１０５とからなシ、光源１０７
よシの光をマスク１０８に通し、そのマスクツ４ターン
ヲ集光レンズ系１０５に通して縮小したパターンを半導
体基板１０６上に投影露光する。また前記識別表示記号
露光装置は識別表示露光用光源１０１と、識別表示記号
を付したテンプレート１０２と、光路を切換える反射板
１０３と、集光レンズ系１０４とからなり、識別表示露
光用光源１０１は識別表示用テンプレート１０２を投影
し１反射板１０３で光路を変更された後、集光レンズ系
１０４を通して露光装置のステージ１０９上の半導体基
板１０６に識別表示を転写露光する。ここで、光源１０
１識別表示用テングレート１０２、反射板１０３、集光
レンズ系１０４は識別表示を半導体基板１０６上の任意
の位置に任意の大きさに転写露光できるよう、各々移動
可能になっており、さらに識別表示用テンプレート１０
２は露光ステージ１０９と連動し１ステツプごとに識別
表示内容が変化する機構を有している。尚、この場合実
際の露光作業と識別表示の露光作業とは必ずしも半導体
基板上の同一半導体装置に対して同時に行なわれなくて
もよい。
基板１０６ 、２０７上に露光する縮小投影型露光装置
と、半導体基板１０６ 、２０７上に形成される複数の
半導体装置の識別表示記号を前記縮小投影型露光装置内
にセットされた基板１０６ 、２０７の任意の位置に転
写露光する識別表示記号露光装置とを同一露光ステージ
１０９ 、２０９に設けたものである。第１図は前記雨
露光装置の光学系を別系統に分けて同一ステージに設け
た実施例を示すもので、図において、前記縮小投影型露
光装置はマスク・やターン露光用光源１０７と、マスク
１０８と、集光レンズ系１０５とからなシ、光源１０７
よシの光をマスク１０８に通し、そのマスクツ４ターン
ヲ集光レンズ系１０５に通して縮小したパターンを半導
体基板１０６上に投影露光する。また前記識別表示記号
露光装置は識別表示露光用光源１０１と、識別表示記号
を付したテンプレート１０２と、光路を切換える反射板
１０３と、集光レンズ系１０４とからなり、識別表示露
光用光源１０１は識別表示用テンプレート１０２を投影
し１反射板１０３で光路を変更された後、集光レンズ系
１０４を通して露光装置のステージ１０９上の半導体基
板１０６に識別表示を転写露光する。ここで、光源１０
１識別表示用テングレート１０２、反射板１０３、集光
レンズ系１０４は識別表示を半導体基板１０６上の任意
の位置に任意の大きさに転写露光できるよう、各々移動
可能になっており、さらに識別表示用テンプレート１０
２は露光ステージ１０９と連動し１ステツプごとに識別
表示内容が変化する機構を有している。尚、この場合実
際の露光作業と識別表示の露光作業とは必ずしも半導体
基板上の同一半導体装置に対して同時に行なわれなくて
もよい。
第２図は本発明の他の実施例を示すもので、前記縮小投
影型露光装置と識別表示記号露光装置との光学系を同一
系統としたものである。すなわち、図において、マスク
ｉ４ターン露光用光源２０１とマスク２０２との間に識
別表示用テンプレート２０３ヲ設け、マスク２０２には
あらかじめ識別表示用テンプレート２０３の分だけ窓２
０４を設け、この窓２０４の位置に識別表示用テンプレ
ート２０３をセットする。このような構成をとり、さら
に、識別表示テングレート２０３と露光ステージ２０９
とを連動させ１ステツプごとに識別表示を変化させるこ
とによシ、半導体基板２０７上の複数の半導体装置の各
々が識別できるような加工を半導体基板２０７に加える
ことができる。
影型露光装置と識別表示記号露光装置との光学系を同一
系統としたものである。すなわち、図において、マスク
ｉ４ターン露光用光源２０１とマスク２０２との間に識
別表示用テンプレート２０３ヲ設け、マスク２０２には
あらかじめ識別表示用テンプレート２０３の分だけ窓２
０４を設け、この窓２０４の位置に識別表示用テンプレ
ート２０３をセットする。このような構成をとり、さら
に、識別表示テングレート２０３と露光ステージ２０９
とを連動させ１ステツプごとに識別表示を変化させるこ
とによシ、半導体基板２０７上の複数の半導体装置の各
々が識別できるような加工を半導体基板２０７に加える
ことができる。
以上説明したように本発明は、半導体基板上に形成され
る複数の半導体装置の各々が識別できるような加工を半
導体基板に加えることができ、半導体装置開発時の半導
体解析工数を大幅に削減できる効果がある。
る複数の半導体装置の各々が識別できるような加工を半
導体基板に加えることができ、半導体装置開発時の半導
体解析工数を大幅に削減できる効果がある。
第１図、第２図は本発明の実施例を示す半導体製造装置
の概略構成図であり、第１図は実際の露光作業と識別表
示の露光作業との光学系が異なる例を示す図、第２図は
実際の露光作業と識別表示の露光作業が同一の光学系を
用いて行なわれる例を示す図である。 １０１・・・識別表示露光用光源、１０２・・・識別表
示用テンプレート、１０３・・・反射板、１０４ 、１
０５・Ｉ・・集光レンズ系、１０６・・・半導体基板、
１０７・・・マスクｉ４ターン露光用光源、１０８・・
・マスク、１０９・・・露光ステージ、２０１・・・マ
スクＡ’ターン露光用光源、２０２・・・マスク、２０
３・・・識別表示用テングレート、２０４・・・識別表
示露光用窓、２０６・・・集光レンズ系、２０７・・・
半導体基板、２０９・・・露光ステージ。 第２図
の概略構成図であり、第１図は実際の露光作業と識別表
示の露光作業との光学系が異なる例を示す図、第２図は
実際の露光作業と識別表示の露光作業が同一の光学系を
用いて行なわれる例を示す図である。 １０１・・・識別表示露光用光源、１０２・・・識別表
示用テンプレート、１０３・・・反射板、１０４ 、１
０５・Ｉ・・集光レンズ系、１０６・・・半導体基板、
１０７・・・マスクｉ４ターン露光用光源、１０８・・
・マスク、１０９・・・露光ステージ、２０１・・・マ
スクＡ’ターン露光用光源、２０２・・・マスク、２０
３・・・識別表示用テングレート、２０４・・・識別表
示露光用窓、２０６・・・集光レンズ系、２０７・・・
半導体基板、２０９・・・露光ステージ。 第２図
Claims (1)
- （１）半導体装置のパターン等を縮小して半導体基板に
露光する縮小投影型露光装置と、半導体基板上に形成さ
れる半導体装置の識別表示記号を前記縮小投影型露光装
置内にセットされた半導体基板上の任意の位置に転写露
光する識別表示記号露光装置とを同一露光ステージに設
けたことを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033898A JPS61194720A (ja) | 1985-02-22 | 1985-02-22 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033898A JPS61194720A (ja) | 1985-02-22 | 1985-02-22 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194720A true JPS61194720A (ja) | 1986-08-29 |
Family
ID=12399346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033898A Pending JPS61194720A (ja) | 1985-02-22 | 1985-02-22 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194720A (ja) |
-
1985
- 1985-02-22 JP JP60033898A patent/JPS61194720A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849313A (en) | Method for making a reticle mask | |
| US4657379A (en) | Photomask and exposure apparatus using the same | |
| JPH09134870A (ja) | パターン形成方法および形成装置 | |
| JPS61226924A (ja) | 露光装置 | |
| US5874189A (en) | Method of optimizing a chip pattern on a semiconductor wafer | |
| US20060192933A1 (en) | Multiple exposure apparatus and multiple exposure method using the same | |
| JPS6058576B2 (ja) | 露光方法及びそれに使用する露光装置 | |
| JPS61194720A (ja) | 半導体製造装置 | |
| JPS60109228A (ja) | 投影露光装置 | |
| US7749690B2 (en) | Die identification systems and methods | |
| JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
| US20030039928A1 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| JPH0777796A (ja) | 露光用マスク及び露光方法 | |
| KR20060106379A (ko) | 오버레이 키 및 그를 이용한 오버레이 계측방법 | |
| JPH01234850A (ja) | 半導体集積回路用フォトマスク | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JPS6016423A (ja) | 文字記号形成法 | |
| JPS6373520A (ja) | ウエハ−の露光方法 | |
| JPH03191348A (ja) | 縮小投影露光用レティクル | |
| JPS63102315A (ja) | 半導体装置の製造方法 | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPH0222531B2 (ja) | ||
| JPS63272029A (ja) | 投影露光方法 | |
| JPH06295854A (ja) | 半導体装置の製造方法 |