JPH03191348A - 縮小投影露光用レティクル - Google Patents

縮小投影露光用レティクル

Info

Publication number
JPH03191348A
JPH03191348A JP1332025A JP33202589A JPH03191348A JP H03191348 A JPH03191348 A JP H03191348A JP 1332025 A JP1332025 A JP 1332025A JP 33202589 A JP33202589 A JP 33202589A JP H03191348 A JPH03191348 A JP H03191348A
Authority
JP
Japan
Prior art keywords
pattern
light shielding
photoresist
shielding pattern
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1332025A
Other languages
English (en)
Inventor
Takeo Hashimoto
橋本 武夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1332025A priority Critical patent/JPH03191348A/ja
Publication of JPH03191348A publication Critical patent/JPH03191348A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造工程で用いられる縮小投影露
光用レティクルに関する。
〔従来の技術〕
従来、レジストパターンをマスクとして、平行平板電極
型リアクティブイオンエツチング装置等を用いて被加工
膜を加工した場合、エツジが非常に急峻となる。
すなわち、第9図に示したように、半導体基体13上の
酸化膜等の被加工膜12の上に形成した人1等の薄M1
7が被加工膜12の急峻なエツジ部18により切断され
たり、あるいは切断されない場合でもエツジ部18で薄
膜17の厚さが大きく変化する。このような切断等の事
故を防ぐために、第10図に示すように、被加工膜12
のエツジ部18Aにゆるやかな傾斜をもたせる必要が生
じていた。以下第11図を用いて更に説明する。
まず、第11図(a)に示すように、半導体基体13上
の被加工膜12上に傾斜をもったホトレジストパターン
11を形成する。
次に第11図(b)に示すように、被加工膜12をスパ
ッタエツチングなどでエツチングする、このとき、ホト
レジストパターン11もエツチングが進行し、膜厚の薄
いエツジ部がまず除去され、その下の被加工膜12が露
出する。露出した被加工M12は以前から露出していた
被加工膜12とともにエツチングされるようになる。そ
の結果、第11図(c)に示すように、エツジ部18A
が傾斜した被加工膜12が得られる。
この加工方法においては、傾斜をもったホトレジストパ
ターンを精度よく形成することが非常に重要であるが、
従来の縮小投影露光に用いるレティクルは、ウェハ上に
形成するパターンと相似形状を有する遮光体パターンを
ガラス基板上に配置した構造となっており、第11図(
a)に示したようなゆるやかな傾斜をもつホトレジスト
パターン11を形成するためには以下に記すような方法
が必要であった 即ち、ホトレジスト膜の露光に際し、焦点の位置をホト
レジスト膜からずらすなど、意図的に解像不良となる条
件で露光するか、あるいは最適な条件で露光および現像
した後、ホトレジストの軟化点よりも高い温度でボスト
ベークを行ない、ホトレジストパターンを流動させるよ
うな方法が用いられていた。
〔発明が解決しようとする課題〕
上述した従来の縮小投影露光用レティクルは、ウェハ上
に投影する回路パターンのパターンエツジ部での光の強
度分布を、所望の分布に制御できないので、側壁に傾斜
を有するホトレジストパターンを安定に形成することが
できないという欠点がある。このため、半導体装置の配
線に断線を生じたりし、半導体装置の信頼性及び製造歩
留りを低下させる。
〔課題を解決するための手段〕
本発明の縮小投影露光用レティクルは、ガラス基板上に
遮光体からなるパターンを配置した縮小投影露光用レテ
ィクルにおいて、半導体基板−ヒのホトレジスト膜に形
成するパターンの外周部の少くとも一部に傾斜を形成す
るために、使用する縮小投影露光装置ではホトレジスト
膜上にパターンの解像ができない程度の微小な遮光体パ
ターンを前記ガラス基板上の遮光体パターンの外周部の
少なくとも一部に設けたものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の平面図である。
ガラス基板3上には遮光体パターン8が形成されており
、更にこの遮光体パターン8の外周部には使用する縮小
投影露光装置ではホトレジスト膜上にパターンの解像が
できない程度の微小な遮光体パターン8Aが形成されて
いる。以下微小な遮光体パターンについて説明する。
第7図はポジ型ホトレジストの露光量と膜厚との関係を
示す特性図である。すなわち、使用するポジ型ホトレジ
ストと現像液についてあらかじめ実験的にこの曲線を求
めておくことによって、任意の露光量と残されるホトレ
ジスト膜の膜厚との関係を求めることができる。
第8図はレティクルを通過する光の強度を制御するため
にレティクル上のパターン端部に配置される微小な単位
パターンを示す平面図である0例えば、第8図中の最小
の正方形を一辺0.3μmの微小単位とし、縦横3個ず
つ計9個集めたものを一つのブロックとする。第8図に
おいて斜線を付した正方形2は、クロム膜等により露光
光を遮断し、しかもホトレジスト膜上に解像できない程
度の微小なパターンであり、他の8個の正方形1は露光
光を透過する領域である。すると、この−辺0.9μm
の正方形の1ブロツクの明暗は、露光光を遮断する正方
形2の個数によって制御されることになる。この際、微
小単位は必ずしも正方形である必要はなく、微小単位の
大きさ、プロ・ンクを構成する微小単位の個数も任意に
選ぶことができる。
第1図における微小な遮光体パターン8Aはこのような
ブロックにより形成されている。すなわち、微小な遮光
体パターン4は、第8図に示したブロック中の正方形2
の数が1個であるブロックから構成されている。同様に
微小な遮光体パターン5,6.7は、それぞれ正方形2
の数が2.4.6個のブロックで構成されたものである
第2図は第1図のように構成されたレティクルを透過し
た光のX軸方向における透過光強度分布を示す特性図で
ある。
露光装置として、例えば開口数(NA)0.37の]1
5縮小投影露光装置を用いた。第2図において、レティ
クルおよび光学系を透過した光の強度は回折現象の影響
が極めて小さければ曲線9で示した分布になるはずであ
るが、ブロックの一辺は0.9ノzmと極めて微小であ
るため、回折の影響が顕著となり、曲線10で示された
分布に近い分布をもつようになる。また、ブロック内も
−様な光強度をもっているわけではないが、同様に露光
装置の解像限界に比べて十分に小さい遮光パターンを含
むブロックであれば、ある程度−様に近い光強度をもち
うる。
第3図は、このように構成された実施例を用いて露光、
現像して得られたホトレジストパターン11の断面を示
す。半導体基体13上の被加工膜12の表面と、ホトレ
ジストパターン11の表面とがなす傾斜角14や傾斜の
形状などは、第7図に示した露光量と膜厚との関係より
、微小な遮光体パターンを構成するブロックの明暗と配
置を適当に設定することによって、制御できる。
第4図は本発明の第2の実施例の平面図である。
ガラス基板3上にはX軸方向の光強度を制御するために
、遮光体パターン8のエツジに平行に複数のライン状の
ホトレジスト膜上に解像ができない微小な遮光体パター
ン15A〜15Cが配置されている。このように構成さ
れた第2の実施例によれば、第1の実施例に比ベロティ
クル上のパターン数を大幅に減らすことができる利点が
ある。
第5図は水弟2の実施例を用いた場合の透過光強度の分
布を示す特性図である。
第6図は水弟2の実施例を用いて、被加工膜12上に形
成した傾斜を有するホトレジストパターン11を示す半
導体基体13の断面図であり、水弟2の実施例によって
もホトレジストパターン11の端部に傾斜を形成できる
〔発明の効果〕
以上説明したように本発明は、ガラス基板上の遮光体パ
ターンの外周部の少くとも一部に光強度制御用の微小な
遮光体パターンを配置することにより、傾斜を有するホ
トレジストパターンを精度よく形成できるという効果が
ある。従って断線等の生じない配線を形成できるため、
半導体装置の信頼性及び製造歩留りを向上させることが
できる。
【図面の簡単な説明】
第1図は本発明の第1の実施例の平面図、第2図は第1
の実施例における透過光強度の分布を示す特性図、第3
図は第1の実施例で形成したホトレジストパターンを有
する半導体チップの断面図、第4図は本発明の第2の実
施例の平面図、第5図は第2の実施例における透過光強
度の分布を示す特性図、第6図は第2の実施例で形成し
たホトレジストパターンを有する半導体チップの断面図
、第7図は露光量とホトレジスト膜の膜厚との関係を示
す特性図、第8図は本発明の微小な遮光パターンを説明
するための微小単位パターンを示す図、第9図〜第11
図は従来例を説明するための半導体チップの断面図であ
る。 1.2・・・正方形、3・・・ガラス基板、4〜7・・
・微小な遮光体パターン、8・・・遮光体パターン、1
1・・・ホトレジストパターン、12・・・被加工膜、
13・・・半導体基体、15A〜15C・・・微小な遮
光体パターン、17・・・薄膜、18・・・エツジ部。

Claims (1)

    【特許請求の範囲】
  1. ガラス基板上に遮光体からなるパターンを配置した縮小
    投影露光用レティクルにおいて、半導体基板上のホトレ
    ジスト膜に形成するパターンの外周部の少くとも一部に
    傾斜を形成するために、使用する縮小投影露光装置では
    ホトレジスト膜上にパターンの解像ができない程度の微
    小な遮光体パターンを前記ガラス基板上の遮光体パター
    ンの外周部の少なくとも一部に設けたことを特徴とする
    縮小投影露光用レティクル。
JP1332025A 1989-12-20 1989-12-20 縮小投影露光用レティクル Pending JPH03191348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1332025A JPH03191348A (ja) 1989-12-20 1989-12-20 縮小投影露光用レティクル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1332025A JPH03191348A (ja) 1989-12-20 1989-12-20 縮小投影露光用レティクル

Publications (1)

Publication Number Publication Date
JPH03191348A true JPH03191348A (ja) 1991-08-21

Family

ID=18250297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1332025A Pending JPH03191348A (ja) 1989-12-20 1989-12-20 縮小投影露光用レティクル

Country Status (1)

Country Link
JP (1) JPH03191348A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480764A (en) * 1992-11-27 1996-01-02 Lockheed Missiles And Space Comapny, Inc. Gray scale microfabrication for integrated optical devices
US5600486A (en) * 1995-01-30 1997-02-04 Lockheed Missiles And Space Company, Inc. Color separation microlens
US5781257A (en) * 1995-01-30 1998-07-14 Lockheed Martin Missiles & Space Co Flat panel display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480764A (en) * 1992-11-27 1996-01-02 Lockheed Missiles And Space Comapny, Inc. Gray scale microfabrication for integrated optical devices
US5482800A (en) * 1992-11-27 1996-01-09 Lockheed Missiles & Space Company, Inc. Exposure mask for fabricating microlenses
US5600486A (en) * 1995-01-30 1997-02-04 Lockheed Missiles And Space Company, Inc. Color separation microlens
US5781257A (en) * 1995-01-30 1998-07-14 Lockheed Martin Missiles & Space Co Flat panel display

Similar Documents

Publication Publication Date Title
US6040892A (en) Multiple image reticle for forming layers
US5815247A (en) Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures
US3783520A (en) High accuracy alignment procedure utilizing moire patterns
US4702592A (en) Reticle assembly, system, and method for using the same
JPH06124872A (ja) 像形成方法及び該方法を用いて半導体装置を製造する方法
JPH0722308A (ja) 半導体素子の露光方法およびダミーマスク
JPH06244139A (ja) レリーフ状表面パターンの製作方法
KR101055246B1 (ko) 광 리소그래피용 보텍스 위상 시프트 마스크
JPH03191348A (ja) 縮小投影露光用レティクル
EP0459737A2 (en) Reticle for a reduced projection exposure apparatus
JPS59160144A (ja) ホトマスク
JPS63216052A (ja) 露光方法
JP2000031028A (ja) 露光方法および露光装置
JPH01107527A (ja) パターン形成方法
JPS63165851A (ja) フオトレジストパタ−ンの形成方法
JPH0833651B2 (ja) フォトマスク
JPS63289817A (ja) パタ−ンの形成方法
JPS6358825A (ja) パタ−ン形成方法
KR100230377B1 (ko) 요철부가 있는 정렬키를 갖는 포토마스크
JP2624335B2 (ja) レジスト露光方法
JPH0527413A (ja) 露光装置用ホトマスク
JPH0845810A (ja) レジストパターン形成方法
JPH05198479A (ja) レジストパターンの形成方法
US20060046210A1 (en) Mask complementary multiple exposure technique
JPS58101427A (ja) 半導体装置の製造方法