JPS6119169B2 - - Google Patents
Info
- Publication number
- JPS6119169B2 JPS6119169B2 JP54117133A JP11713379A JPS6119169B2 JP S6119169 B2 JPS6119169 B2 JP S6119169B2 JP 54117133 A JP54117133 A JP 54117133A JP 11713379 A JP11713379 A JP 11713379A JP S6119169 B2 JPS6119169 B2 JP S6119169B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- pulse
- signal
- reference voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 13
- 230000006378 damage Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はパルス幅変調増幅器に関し特にオーデ
イオアナログ入力信号をサンプリングしてパルス
幅変調（以下PWMと略記す）信号に変換後この
PWM信号により一対の出力電力スイツチング素
子をプツシユプル駆動することによりオーデイオ
パワー出力を得るようにしたPWM増幅器に関す
る。
イオアナログ入力信号をサンプリングしてパルス
幅変調（以下PWMと略記す）信号に変換後この
PWM信号により一対の出力電力スイツチング素
子をプツシユプル駆動することによりオーデイオ
パワー出力を得るようにしたPWM増幅器に関す
る。
この種のPWMプツシユプル増幅器はいわゆる
Ｄ級アンプと称されており、その概略は第１図に
示される如く、アナログオーデイオ入力信号とサ
ンプリング用の高周波鋸歯状波信号とを加算重畳
して、この重畳信号をコンパレータ１により零レ
ベル比較し、もつてPWMパルス列信号出力を得
ている。一方、SEPP（シングルエンデツドプツ
シユプル）接続構成の電力スイツチング素子２及
び３を設け、先のPWM信号により一方の素子２
を駆動し、PWM信号のインバータ４による反転
信号で他方の素子３を駆動していわゆるプツシユ
プル動作を行わしめ、この出力をローパスフイル
タ５を介してアナログ信号に変換後、スピーカ等
の負荷６を駆動する構成である。
Ｄ級アンプと称されており、その概略は第１図に
示される如く、アナログオーデイオ入力信号とサ
ンプリング用の高周波鋸歯状波信号とを加算重畳
して、この重畳信号をコンパレータ１により零レ
ベル比較し、もつてPWMパルス列信号出力を得
ている。一方、SEPP（シングルエンデツドプツ
シユプル）接続構成の電力スイツチング素子２及
び３を設け、先のPWM信号により一方の素子２
を駆動し、PWM信号のインバータ４による反転
信号で他方の素子３を駆動していわゆるプツシユ
プル動作を行わしめ、この出力をローパスフイル
タ５を介してアナログ信号に変換後、スピーカ等
の負荷６を駆動する構成である。
こゝでスイツチング素子２，３のための駆動信
号すなわちPWM信号の周波数が高くなると、こ
の一対のスイツチング素子の時間遅れによつて両
素子が同時にオンする現象が生じ、素子の破壊の
原因となつている。従つて、サンプリングパルス
周波数を高くできずその結果いわゆるHi−Fi信
号再生が困難となる。
号すなわちPWM信号の周波数が高くなると、こ
の一対のスイツチング素子の時間遅れによつて両
素子が同時にオンする現象が生じ、素子の破壊の
原因となつている。従つて、サンプリングパルス
周波数を高くできずその結果いわゆるHi−Fi信
号再生が困難となる。
かゝる欠点を除去すべく、一対の素子のオンオ
フが切換わる時点において、一方の素子が完全に
オフして一定時間後に他方の素子をオンするよう
に駆動信号であるPWM信号を制御している。そ
のための回路の一例を第２図に示す。図において
第１図と同等部分は同一符号によつて示されてお
り、コンパレータ１ａ，１ｂをそれぞれ設けてそ
の比較電圧を一定の基準電圧＋Ｅと−Ｅに設定し
てこれら出力をダイオードD1，D2により合成し
てPWM波を得るもので、いわゆるウインドコン
パレータを構成している。尚、抵抗R1はダイオ
ードD1，D2のためのバイアスを付与するもので
ある。
フが切換わる時点において、一方の素子が完全に
オフして一定時間後に他方の素子をオンするよう
に駆動信号であるPWM信号を制御している。そ
のための回路の一例を第２図に示す。図において
第１図と同等部分は同一符号によつて示されてお
り、コンパレータ１ａ，１ｂをそれぞれ設けてそ
の比較電圧を一定の基準電圧＋Ｅと−Ｅに設定し
てこれら出力をダイオードD1，D2により合成し
てPWM波を得るもので、いわゆるウインドコン
パレータを構成している。尚、抵抗R1はダイオ
ードD1，D2のためのバイアスを付与するもので
ある。
第３図は第２図のウインドコンパレータの動作
を示す波形図であり、アナログ入力が零レベルの
時すなわち無変調時においては図Ａの波形ａに示
す如く、コンパレータ入力である重畳信号はサン
プリング用傾斜波である三角波の丁度中央に零レ
ベルがある信号となつている。よつてコンパレー
タ１ａ，１ｂの出力はそれぞれｂ，ｃの如くなつ
てダイオードD1，D2による合成信号はｄのよう
に±Ｅのレベル範囲内に入力信号があるときは零
レベルとなり、＋Ｅのレベルより大のときは正極
性パルスとなり、また−Ｅのレベルより小のとき
は負極性パルスとなることが判る。よつてPWM
信号ｄはいわゆる３値（スリーステート）信号で
あつてその零レベル期間は電力スイツチ２及び３
共にオフ状態にあるから第１図にて説明した欠点
は生じないことになる。
を示す波形図であり、アナログ入力が零レベルの
時すなわち無変調時においては図Ａの波形ａに示
す如く、コンパレータ入力である重畳信号はサン
プリング用傾斜波である三角波の丁度中央に零レ
ベルがある信号となつている。よつてコンパレー
タ１ａ，１ｂの出力はそれぞれｂ，ｃの如くなつ
てダイオードD1，D2による合成信号はｄのよう
に±Ｅのレベル範囲内に入力信号があるときは零
レベルとなり、＋Ｅのレベルより大のときは正極
性パルスとなり、また−Ｅのレベルより小のとき
は負極性パルスとなることが判る。よつてPWM
信号ｄはいわゆる３値（スリーステート）信号で
あつてその零レベル期間は電力スイツチ２及び３
共にオフ状態にあるから第１図にて説明した欠点
は生じないことになる。
こゝで、第３図Ｂの波形ａに示すように、アナ
ログ入力が正のピーク値の半分になつた場合すな
わち＋50％変調時においては、三角波はその増大
分だけレベルレシトされて結果として零レベルは
三角波の振幅（Ｐ−Ｐ）の下方1/4のレベルに位
置することになる。その結果、コンパレータ１
ａ，１ｂの各出力はｂ，ｃのようになり、ダイオ
ードD1，D2による合成出力であるPWM信号はｄ
のようなスリーステート波形となる。この時のす
なわち50％変調時の正パルスの幅Ｔ＋と負パルス
の幅Ｔ−との比は、第１図の回路構成で得られる
50％変調時のＴ＋とＴ−との比である３：１と等
しくならなければならないにもかゝわらず、３：
１よりも大なる比率となることは明白である。こ
れは、変調度が大きくなればなる程第１図の回路
による正規のPWM波のＴ＋とＴ−との比からか
け離れていわゆるリニアリテイが損われることに
なる。
ログ入力が正のピーク値の半分になつた場合すな
わち＋50％変調時においては、三角波はその増大
分だけレベルレシトされて結果として零レベルは
三角波の振幅（Ｐ−Ｐ）の下方1/4のレベルに位
置することになる。その結果、コンパレータ１
ａ，１ｂの各出力はｂ，ｃのようになり、ダイオ
ードD1，D2による合成出力であるPWM信号はｄ
のようなスリーステート波形となる。この時のす
なわち50％変調時の正パルスの幅Ｔ＋と負パルス
の幅Ｔ−との比は、第１図の回路構成で得られる
50％変調時のＴ＋とＴ−との比である３：１と等
しくならなければならないにもかゝわらず、３：
１よりも大なる比率となることは明白である。こ
れは、変調度が大きくなればなる程第１図の回路
による正規のPWM波のＴ＋とＴ−との比からか
け離れていわゆるリニアリテイが損われることに
なる。
本発明の目的はプツシユプル構成の一対の出力
スイツチング素子が同時にオンすることなくかつ
回路のリニアリテイ特性も損われることなく良好
な再生出力を得ることが可能なPWM増幅器を提
供することである。
スイツチング素子が同時にオンすることなくかつ
回路のリニアリテイ特性も損われることなく良好
な再生出力を得ることが可能なPWM増幅器を提
供することである。
本発明のPWM増幅器は、オーデイオアナログ
入力とサンプリング用三角波信号とを重畳した信
号をウインドコンパレータによつてレベル検出
し、所定レベル範囲外にあるときに一対のプツシ
ユプル電力スイツチング素子をオンオフするよう
にし、このウインドコンパレータの所定レベル範
囲の上限及び下限をそれぞれ入力アナログ信号レ
ベルに応じて変化するよう制御することを特徴と
するものである。
入力とサンプリング用三角波信号とを重畳した信
号をウインドコンパレータによつてレベル検出
し、所定レベル範囲外にあるときに一対のプツシ
ユプル電力スイツチング素子をオンオフするよう
にし、このウインドコンパレータの所定レベル範
囲の上限及び下限をそれぞれ入力アナログ信号レ
ベルに応じて変化するよう制御することを特徴と
するものである。
以下に本発明を図面を用いて説明する。
第４図は本発明の原理を説明する図であり、Ａ
は第１図の回路により得られる重畳信号とPWM
出力である正パルス幅Ｔ＋及び負パルス幅Ｔ−と
の関係を示す波形図である。三角波のＰ−Ｐ値を
一定の2Kとしかつ傾斜角も一定とすれば、変調
度をｘとすることによりＴ＋∝Ｋ（１＋ｘ）、Ｔ
−∝Ｋ（１−ｘ）となることが判る。よつて両者
の比は次式で示される。
は第１図の回路により得られる重畳信号とPWM
出力である正パルス幅Ｔ＋及び負パルス幅Ｔ−と
の関係を示す波形図である。三角波のＰ−Ｐ値を
一定の2Kとしかつ傾斜角も一定とすれば、変調
度をｘとすることによりＴ＋∝Ｋ（１＋ｘ）、Ｔ
−∝Ｋ（１−ｘ）となることが判る。よつて両者
の比は次式で示される。
Ｔ＋／Ｔ−＝（１＋ｘ）／（１−ｘ） ……(1)
この比がオーデイオレベルに応じた正規の
PWM信号の比率を示すことになる。
PWM信号の比率を示すことになる。
同図Ｂは一対の出力スイツチング素子が共にオ
フとなる期間を設ける時のPWM信号出力の正パ
ルス幅Ｔ＋及び負パルス幅Ｔ−と重畳信号との関
係を示す波形図である。図のように変調度ｘのと
きのウインドコンパレータの上限及び下限を示す
比較電圧レベルを＋E1及び−E2とすると、Ｔ＋
∝｛Ｋ＋（Kx−E1）｝、Ｔ−∝｛Ｋ−（Kx＋E2）｝
となるから、両者の比は次式となる。
フとなる期間を設ける時のPWM信号出力の正パ
ルス幅Ｔ＋及び負パルス幅Ｔ−と重畳信号との関
係を示す波形図である。図のように変調度ｘのと
きのウインドコンパレータの上限及び下限を示す
比較電圧レベルを＋E1及び−E2とすると、Ｔ＋
∝｛Ｋ＋（Kx−E1）｝、Ｔ−∝｛Ｋ−（Kx＋E2）｝
となるから、両者の比は次式となる。
Ｔ＋／Ｔ−＝｛Ｋ（１＋ｘ）
−E1｝／｛Ｋ（１−ｘ）−E2｝ ……(2)
この比が変調度ｘに無関係に(1)式で示す比と常
に等しくなる必要があるから次式が成立する。
に等しくなる必要があるから次式が成立する。
（１＋ｘ）／（１−ｘ）＝｛Ｋ（１＋ｘ）
−E1｝／｛Ｋ（１−ｘ）−E2｝ ……(3)
上式よりE1とE2との比は次式となる。
E1／E2＝（１＋ｘ）／（１−ｘ） ……(4)
(4)式から判るように、リニアリテイを変調度ｘ
の如何（０ｘ１）にかゝわらず第１図の回路
のそれと等しく良好にするためには、第２図のコ
ンパレータ１ａ，１ｂの基準レベルを変調度ｘに
応じて同一レベルだけ上昇又は下降せしめるよう
にすれば良いことになる。例えば変調度50％（ｘ
＝0.5）のときにE1＝Ｅ（１＋0.5）＝1.5Eとし、−
E2＝−Ｅ（１−0.5）＝−0.5Eとすれば、(2)式より
Ｔ＋／Ｔ−は次式となる。尚Ｅは一定値である。
の如何（０ｘ１）にかゝわらず第１図の回路
のそれと等しく良好にするためには、第２図のコ
ンパレータ１ａ，１ｂの基準レベルを変調度ｘに
応じて同一レベルだけ上昇又は下降せしめるよう
にすれば良いことになる。例えば変調度50％（ｘ
＝0.5）のときにE1＝Ｅ（１＋0.5）＝1.5Eとし、−
E2＝−Ｅ（１−0.5）＝−0.5Eとすれば、(2)式より
Ｔ＋／Ｔ−は次式となる。尚Ｅは一定値である。
Ｔ＋／Ｔ−＝1.5（Ｋ−Ｅ）／0.5（Ｋ
−Ｅ）＝３
となつて、50％変調度の正規の比率３と等しくな
ることが判る。
ることが判る。
第５図は上記原理に鑑みてなされた本発明の一
実施例を示す回路図であり、第２図と同等部分は
同一符号をもつて示している。第２図と異なる部
分のみ説明するに、コンパレータ１ａ，１ｂの各
基準電圧＋E1及び−E2を得べく、正電源＋Vccと
負電源−Vccとの間に等しい抵抗値Ｒを有する２
本の直列抵抗による分圧回路を設けて、この直列
接続点Ａの電位（基本的には零電位である）を基
準にして一定電圧±Ｅをそれぞれ発生するように
しており、更にこの接続点Ａに負荷６の駆動用オ
ーデイオ出力を帰還抵抗ＲNにより印加する構成
である。
実施例を示す回路図であり、第２図と同等部分は
同一符号をもつて示している。第２図と異なる部
分のみ説明するに、コンパレータ１ａ，１ｂの各
基準電圧＋E1及び−E2を得べく、正電源＋Vccと
負電源−Vccとの間に等しい抵抗値Ｒを有する２
本の直列抵抗による分圧回路を設けて、この直列
接続点Ａの電位（基本的には零電位である）を基
準にして一定電圧±Ｅをそれぞれ発生するように
しており、更にこの接続点Ａに負荷６の駆動用オ
ーデイオ出力を帰還抵抗ＲNにより印加する構成
である。
こうすることによつて、コンパレータ１ａ，１
ｂの比較基準電圧＋E1，−E2は共にオーデイオレ
ベルに比例して変化して(4)式の関係を満足しうる
ことになることは明白である。なぜならオーデイ
オレベルと変調度ｘとの関係は比例しているから
である。
ｂの比較基準電圧＋E1，−E2は共にオーデイオレ
ベルに比例して変化して(4)式の関係を満足しうる
ことになることは明白である。なぜならオーデイ
オレベルと変調度ｘとの関係は比例しているから
である。
こゝで抵抗ＲNの最適値を求める方法について
述べる。(4)式より、最大変調時においては（ｘ＝
１）、コンパレータの基準電圧はE1＝2E、E2＝０
となる必要があり、無変調時においては（ｘ＝
０）、E1＝E2＝Ｅとなる必要があり、更に０ｘ
１の範囲でE1，E2共に直線的に変化する必要
がある。従つて、ｘ＝１の時には第５図の回路に
おいて、Ａ点の電位はアースより見てＥボルトに
上昇している必要があるから、この時のオーデイ
オ出力の振幅を２×Vcc（ｘ＝１であるから最大
振幅である）とすればＡ点の電位ＶA＝Ｅは次式
となる。
述べる。(4)式より、最大変調時においては（ｘ＝
１）、コンパレータの基準電圧はE1＝2E、E2＝０
となる必要があり、無変調時においては（ｘ＝
０）、E1＝E2＝Ｅとなる必要があり、更に０ｘ
１の範囲でE1，E2共に直線的に変化する必要
がある。従つて、ｘ＝１の時には第５図の回路に
おいて、Ａ点の電位はアースより見てＥボルトに
上昇している必要があるから、この時のオーデイ
オ出力の振幅を２×Vcc（ｘ＝１であるから最大
振幅である）とすればＡ点の電位ＶA＝Ｅは次式
となる。
ＶA＝Ｅ＝Ｒ／（ＲＲＮ）＋Ｒ・2Vcc
−Ｒ／２Ｒ・2Vcc ……(5)
尚、右辺１項はｘ＝１の時のＡ点と負電源−
Vccとの間の電圧を示し、同２項はｘ＝０の時の
Ａ点と負電源−Vccとの間の電圧を示している。
この(5)式からＲNの値を決定すれば所期の目的が
達成されうることになる。
Vccとの間の電圧を示し、同２項はｘ＝０の時の
Ａ点と負電源−Vccとの間の電圧を示している。
この(5)式からＲNの値を決定すれば所期の目的が
達成されうることになる。
第６図及び第７図は本発明の他の実施例をそれ
ぞれ示す図であり、第５図と同等部分は同一符号
により示されている。第６図においては、基準電
圧源Ｅの代りにダイオードD3，D4の各順方向電
圧ドロツプを用いた例であり、第７図において
は、抵抗R2及びR3の各両端電位差を基準電圧Ｅ
の代りに用いたもので、R2＝R3に選定すればよ
い。
ぞれ示す図であり、第５図と同等部分は同一符号
により示されている。第６図においては、基準電
圧源Ｅの代りにダイオードD3，D4の各順方向電
圧ドロツプを用いた例であり、第７図において
は、抵抗R2及びR3の各両端電位差を基準電圧Ｅ
の代りに用いたもので、R2＝R3に選定すればよ
い。
以上詳述した如く、本発明によれば簡単な構成
にてリニアリテイが良好でかつプツシユプル電力
素子の破壊を招来することのないPWMアンプが
得られ、よつてサンプリングパルスの周波数を大
としうるからHi−Fi再生が可能となる。
にてリニアリテイが良好でかつプツシユプル電力
素子の破壊を招来することのないPWMアンプが
得られ、よつてサンプリングパルスの周波数を大
としうるからHi−Fi再生が可能となる。
尚、コンパレータの基準電圧を出力信号レベル
を用いて制御したが、アナログ入力信号と同相信
号のレベルにより制御しうることは勿論である。
を用いて制御したが、アナログ入力信号と同相信
号のレベルにより制御しうることは勿論である。
第１図は従来のPWMアンプの一例を示すブロ
ツク図、第２図は第１図の改良されたPWMアン
プの一例を示すブロツク図、第３図は第２図のア
ンプの動作波形図であり、Ａは無変調時、Ｂは50
％変調時の波形図、第４図Ａ，Ｂは本発明の原理
を説明する波形図、第５図は本発明の一実施例の
回路ブロツク図、第６図及び第７図は本発明の他
の実施例をそれぞれ示す回路ブロツク図である。 主要部分の符号の説明、１ａ，１ｂ……コンパ
レータ、２，３……電力スイツチング素子、Ｅ…
…定源圧源。
ツク図、第２図は第１図の改良されたPWMアン
プの一例を示すブロツク図、第３図は第２図のア
ンプの動作波形図であり、Ａは無変調時、Ｂは50
％変調時の波形図、第４図Ａ，Ｂは本発明の原理
を説明する波形図、第５図は本発明の一実施例の
回路ブロツク図、第６図及び第７図は本発明の他
の実施例をそれぞれ示す回路ブロツク図である。 主要部分の符号の説明、１ａ，１ｂ……コンパ
レータ、２，３……電力スイツチング素子、Ｅ…
…定源圧源。
Claims (1)
- 【特許請求の範囲】 １ アナログ入力信号とサンプリング用鋸歯状波
形信号との重畳出力が所定レベル範囲を越えたこ
とを検出してその越えた方向に対応してそれぞれ
異極性パルスを発生するレベル検出手段と、前記
異極性パルスの一方の極性のパルスによつてのみ
オンする第１スイツチと、前記第１スイツチに直
列接続して前記異極性パルスの他方の極性のパル
スによつてのみオンする第２スイツチと、前記第
１及び第２スイツチの直列回路の両端に正負電圧
を印加する電源と、前記第１及び第２スイツチの
接続点の電位変化の低周波成分のみを伝送するロ
ーパスフイルタと、前記ローパスフイルタの出力
レベルの変化に応じて前記所定レベル範囲の基準
レベルを変化せしめる帰還手段RN，Ｒ，Ｒ，
D3，D4，R2，R3とを有することを特徴とするパ
ルス幅変調増幅器。 ２ 前記レベル検出手段は前記重畳出力と第１基
準電圧とを比較して前記重畳出力レベルがこの基
準電圧より大なるときに正極性パルスを発生する
第１のコンパレータと、前記重畳出力と第２基準
電圧とを比較して前記重畳出力レベルがこの基準
電圧より小なるときに負極性パルスを発生する第
２のコンパレータとを有し、前記帰還手段は前記
第１及び第２基準電圧を前記ローパスフイルタの
出力レベルに応じて変化せしめるよう構成されて
いることを特徴とする特許請求の範囲第１項記載
のパルス幅変調増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11713379A JPS5640314A (en) | 1979-09-12 | 1979-09-12 | Pulse width modulating amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11713379A JPS5640314A (en) | 1979-09-12 | 1979-09-12 | Pulse width modulating amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5640314A JPS5640314A (en) | 1981-04-16 |
| JPS6119169B2 true JPS6119169B2 (ja) | 1986-05-16 |
Family
ID=14704257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11713379A Granted JPS5640314A (en) | 1979-09-12 | 1979-09-12 | Pulse width modulating amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5640314A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113187A (ja) * | 1983-11-25 | 1985-06-19 | 株式会社東芝 | 制御棒駆動機構支持装置 |
| US5244166A (en) * | 1989-11-20 | 1993-09-14 | Shimano, Inc. | Handle fixing structure for spinning reel |
| JP4852837B2 (ja) * | 2004-11-01 | 2012-01-11 | 日本テキサス・インスツルメンツ株式会社 | Ｐｗｍドライバおよびこれを用いたｄ級増幅器 |
| JP2006319428A (ja) * | 2005-05-10 | 2006-11-24 | Kenwood Corp | パワーアンプ集積回路および車載オーディオシステム |
-
1979
- 1979-09-12 JP JP11713379A patent/JPS5640314A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5640314A (en) | 1981-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446440A (en) | Dual mode amplifier | |
| US4949048A (en) | Pulse width modulation amplifier circuit | |
| US4608541A (en) | Isolation amplifier | |
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| US4249136A (en) | PWM Signal power amplifier | |
| US4240036A (en) | Linearized three-state switching amplifier | |
| US3976955A (en) | Protective circuit for pulse width modulated signal amplifier | |
| JPS6119169B2 (ja) | ||
| US6967527B2 (en) | Pulse width modulation amplifier | |
| US6320460B1 (en) | Class D amplifier | |
| JPH06152269A (ja) | スイッチングアンプ | |
| US4310810A (en) | Modulator systems | |
| JP2002158544A (ja) | デジタルパワーアンプ | |
| JP2544746B2 (ja) | パルス幅変調波発生回路 | |
| JPH0254695B2 (ja) | ||
| JP2958962B2 (ja) | Ｐｗｍパルス発生装置 | |
| JPS6043681B2 (ja) | 周波数逓倍回路 | |
| JPH0233384Y2 (ja) | ||
| JP2651865B2 (ja) | 非線形信号圧縮回路 | |
| JP3803437B2 (ja) | パルス幅変調方式駆動装置 | |
| JPS6089109A (ja) | Ｐｗｍ増幅器 | |
| JPH03175709A (ja) | 高周波増幅器の電力制御回路 | |
| JPH0435085B2 (ja) | ||
| JP3424319B2 (ja) | インバータ装置 | |
| JPH0546723B2 (ja) |