JPS6119102B2 - - Google Patents
Info
- Publication number
- JPS6119102B2 JPS6119102B2 JP17325680A JP17325680A JPS6119102B2 JP S6119102 B2 JPS6119102 B2 JP S6119102B2 JP 17325680 A JP17325680 A JP 17325680A JP 17325680 A JP17325680 A JP 17325680A JP S6119102 B2 JPS6119102 B2 JP S6119102B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- back surface
- irradiated
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000011247 coating layer Substances 0.000 claims description 7
- 238000003754 machining Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、詳しく
は半導体チツプの裏面に、オーミツクコンタクト
を容易に形成する方法に関する。
は半導体チツプの裏面に、オーミツクコンタクト
を容易に形成する方法に関する。
MOSあるいはバイポーラトランジスタ、ダイ
オードなど、各種半導体デバイスの製造工程にお
いては、デバイスを形成した後、チツプの裏面に
オーミツクコンタクトを形成する。
オードなど、各種半導体デバイスの製造工程にお
いては、デバイスを形成した後、チツプの裏面に
オーミツクコンタクトを形成する。
従来は、高価な金を電極として用いて、金−シ
リコン合金層を形成し、これからオーミツクをと
ることが行なわれていた。
リコン合金層を形成し、これからオーミツクをと
ることが行なわれていた。
金のかわりに安価なアルミニウムなどを用いる
ときは、基板の抵抗が大きいため、まず、イオン
打込みや拡散などによつて低抵抗層を形成した
後、上記アルミニウムなどを蒸着していた。
ときは、基板の抵抗が大きいため、まず、イオン
打込みや拡散などによつて低抵抗層を形成した
後、上記アルミニウムなどを蒸着していた。
しかし、上記従来の方法は、長時間を要するこ
と、高温度とするためにデバイスの特性が劣化し
やすいこと、などの問題があり、改善が要望され
ていた。
と、高温度とするためにデバイスの特性が劣化し
やすいこと、などの問題があり、改善が要望され
ていた。
本発明の目的は、上記従来の問題を解決し、高
価な金を使用することなしに、良好なオーミツク
コンタクトを、容易にかつ、デバイスの特性へ悪
影響を与えることなしに形成し得る方法を提供す
ることである。
価な金を使用することなしに、良好なオーミツク
コンタクトを、容易にかつ、デバイスの特性へ悪
影響を与えることなしに形成し得る方法を提供す
ることである。
以下、図面を用いて本発明を詳細に説明する。
まず、第１図ａに示すように、シリコンウエハ
１の裏面２を機械加工した後、第１図ｂに示すよ
うに、シリコンウエハ１の表面に各種素子３を形
成する。なお、上記素子３は本発明と直接関係な
いので、極度に模止化して示してある。
１の裏面２を機械加工した後、第１図ｂに示すよ
うに、シリコンウエハ１の表面に各種素子３を形
成する。なお、上記素子３は本発明と直接関係な
いので、極度に模止化して示してある。
つぎに、第１図ｃに示したように、上記機械加
工した裏面２上に、所望の不純物を含む溶液を塗
布して塗布層４を形成する。この溶液４として
は、たとえば、リンを含むSOG（スピンオング
ラス）など、各種溶液を使用できる。
工した裏面２上に、所望の不純物を含む溶液を塗
布して塗布層４を形成する。この溶液４として
は、たとえば、リンを含むSOG（スピンオング
ラス）など、各種溶液を使用できる。
つぎに、上記裏面２上の塗布層４に、第１図ｄ
に示すようにレーザー５を照射すると、塗布層４
と裏面２の表面領域は溶誘し、第１図ｅに示すよ
うに、上記不純物はウエハ１内に入つて低抵抗層
６が形成される。
に示すようにレーザー５を照射すると、塗布層４
と裏面２の表面領域は溶誘し、第１図ｅに示すよ
うに、上記不純物はウエハ１内に入つて低抵抗層
６が形成される。
この際用いられるレーザーは、ウエハ１の被照
射面がレーザー光を吸収し、融解する程度のエネ
ルギ密度（例えば25ナノ秒パルスのルビーレーザ
ーで0.8〜3.0J／cm2）を有していることが必要で
ある。
射面がレーザー光を吸収し、融解する程度のエネ
ルギ密度（例えば25ナノ秒パルスのルビーレーザ
ーで0.8〜3.0J／cm2）を有していることが必要で
ある。
この条件でレーザー５を照射すると、塗布層４
及びウエハ１の裏面２は融解する。この融解時間
はパルスレーザー使用時で数百ナノ秒、CWレー
ザー使用時でミリ秒のオーダであるが、この時間
内で塗布層４内の不純物は融解しているシリコン
ウエハ１中に拡散し、融解が終り再固化する過程
に於て不純物拡散層６が形成され、これによつて
裏面コンタクトが形成される。なお、融解時間が
長い程拡散される不純物の量が多くなるため、高
エネルギの照射や繰り返し照射を行なうと効果が
一層上がる。又、本発明はウエハの裏面を予め機
械加工しておく事を特徴としている。これはエツ
チングによつて処理した面よりも機械加工面の方
が表面積が大きいので、単一照射面積に対して拡
散されれる不純物の量が多くなつ低抵抗が得られ
るので、実用上極めて有効である。
及びウエハ１の裏面２は融解する。この融解時間
はパルスレーザー使用時で数百ナノ秒、CWレー
ザー使用時でミリ秒のオーダであるが、この時間
内で塗布層４内の不純物は融解しているシリコン
ウエハ１中に拡散し、融解が終り再固化する過程
に於て不純物拡散層６が形成され、これによつて
裏面コンタクトが形成される。なお、融解時間が
長い程拡散される不純物の量が多くなるため、高
エネルギの照射や繰り返し照射を行なうと効果が
一層上がる。又、本発明はウエハの裏面を予め機
械加工しておく事を特徴としている。これはエツ
チングによつて処理した面よりも機械加工面の方
が表面積が大きいので、単一照射面積に対して拡
散されれる不純物の量が多くなつ低抵抗が得られ
るので、実用上極めて有効である。
第２図は、機械加工及びライトエツチしたウエ
ハへのの裏面上に、Ｐを溶解したSOGを塗布
し、パルス巾25ナノ秒のＱスイツチルビーレーザ
ーで照射を行ない、照射による表面層抵抗の変化
を比較した図である。レーザーを照射しないとき
は168Ω／口であつた抵抗が2.3J／cm2×３回の照
射で29.4Ω／口に低下した。第１図から明らかな
ように、エネルギが高く、かつ、繰り返し照射を
行なう方が抵抗値は低くなる。また、ライトエツ
チ面よりも、機械加工面の方が抵抗の低下が著し
く、本発明の有効性が認められた。なお機械加工
はダイアモンド粒の研削加工法によつて行なつ
た。また、研削加工法以外の機械加工法を用いて
も同様の効果が得られることも確認された。
ハへのの裏面上に、Ｐを溶解したSOGを塗布
し、パルス巾25ナノ秒のＱスイツチルビーレーザ
ーで照射を行ない、照射による表面層抵抗の変化
を比較した図である。レーザーを照射しないとき
は168Ω／口であつた抵抗が2.3J／cm2×３回の照
射で29.4Ω／口に低下した。第１図から明らかな
ように、エネルギが高く、かつ、繰り返し照射を
行なう方が抵抗値は低くなる。また、ライトエツ
チ面よりも、機械加工面の方が抵抗の低下が著し
く、本発明の有効性が認められた。なお機械加工
はダイアモンド粒の研削加工法によつて行なつ
た。また、研削加工法以外の機械加工法を用いて
も同様の効果が得られることも確認された。
本発明はデバイス製作後に裏面オーミツクコン
タクトを形成する必要があり、かつ基板抵抗が高
い場合に用いて極めて有効である。
タクトを形成する必要があり、かつ基板抵抗が高
い場合に用いて極めて有効である。
第１図は本発明の一実施例を示す工程図、第２
図は本発明の効果を示す曲線図である。 １……シリコンウエハ、２……裏面、４……塗
布層、５……レーザー、６……拡散層。
図は本発明の効果を示す曲線図である。 １……シリコンウエハ、２……裏面、４……塗
布層、５……レーザー、６……拡散層。
Claims (1)
- 【特許請求の範囲】 １ 半導体ウエハの裏面を機械加工して粗面を形
成する工程。 ２ 上記半導体ウエハの表面に素子を形成した
後、拡散すべき不純物を含む液を上記裏面上に塗
布して上記裏面上に上記不純物を含む塗布層を形
成する工程。 ３ 上記裏面の所望部分にレーザーを照射して上
記不純物を上記ウエハ内に拡散させる工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17325680A JPS5797630A (en) | 1980-12-10 | 1980-12-10 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17325680A JPS5797630A (en) | 1980-12-10 | 1980-12-10 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5797630A JPS5797630A (en) | 1982-06-17 |
| JPS6119102B2 true JPS6119102B2 (ja) | 1986-05-15 |
Family
ID=15957065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17325680A Granted JPS5797630A (en) | 1980-12-10 | 1980-12-10 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5797630A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211635A (ja) * | 1987-02-26 | 1988-09-02 | Nec Corp | 半導体装置 |
| JP2513055B2 (ja) | 1990-02-14 | 1996-07-03 | 日本電装株式会社 | 半導体装置の製造方法 |
| JP4943636B2 (ja) | 2004-03-25 | 2012-05-30 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
-
1980
- 1980-12-10 JP JP17325680A patent/JPS5797630A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5797630A (en) | 1982-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185295A (en) | Method for dicing semiconductor substrates using a laser scribing and dual etch process | |
| JP2697812B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| JPH05218472A (ja) | 薄膜構成体のレーザ加工方法 | |
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| US20030067037A1 (en) | Thin phosphorus nitride film as an n-type doping source used in laser doping technology | |
| IE51992B1 (en) | Method for manufacturing a semiconductor device | |
| Harper et al. | Properties of Si diodes prepared by alloying Al into n-type Si with heat pulses from a Nd: YAG laser | |
| EP0028678A2 (en) | Impurity diffusion process for producing a semiconductor device | |
| GB2035690A (en) | Semiconductor device and a method of contacting a partial region of a semiconductor surface | |
| JPS6119102B2 (ja) | ||
| US3188251A (en) | Method for making semiconductor junction devices | |
| JPS61179578A (ja) | 電界効果トランジスタの製作方法 | |
| JPS5842244A (ja) | 半導体チツプとその支持体との結合方法 | |
| Wood et al. | Laser processing of semiconductors: An overview | |
| US2761800A (en) | Method of forming p-n junctions in n-type germanium | |
| JPS6120338A (ja) | 背面ゲツタリングを有するシリコンウエーハとその製法 | |
| JPS633447B2 (ja) | ||
| JPS5650531A (en) | Semiconductor integrated circuit and programming method therefor | |
| JPS5843907B2 (ja) | 半導体集積回路およびその回路プログラム方法 | |
| JPH0793304B2 (ja) | バンプ電極の形成方法 | |
| NL8420336A (nl) | Werkwijze voor het vervaardigen van zonnecellen. | |
| JPH10150004A (ja) | 半導体装置及びその製造方法 | |
| JPS6240119B2 (ja) | ||
| JPS56100427A (en) | Manufacture of semiconductor device | |
| JPH0147004B2 (ja) |