JPS61190815A - 透明導電膜パタ−ンの形成方法 - Google Patents

透明導電膜パタ−ンの形成方法

Info

Publication number
JPS61190815A
JPS61190815A JP60030818A JP3081885A JPS61190815A JP S61190815 A JPS61190815 A JP S61190815A JP 60030818 A JP60030818 A JP 60030818A JP 3081885 A JP3081885 A JP 3081885A JP S61190815 A JPS61190815 A JP S61190815A
Authority
JP
Japan
Prior art keywords
conductive film
transparent conductive
pattern
resistance
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60030818A
Other languages
English (en)
Other versions
JPH0527924B2 (ja
Inventor
内嗣 南
秀仁 南戸
新三 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OSAKA TOKUSHU GOKIN KK
Original Assignee
OSAKA TOKUSHU GOKIN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OSAKA TOKUSHU GOKIN KK filed Critical OSAKA TOKUSHU GOKIN KK
Priority to JP60030818A priority Critical patent/JPS61190815A/ja
Publication of JPS61190815A publication Critical patent/JPS61190815A/ja
Publication of JPH0527924B2 publication Critical patent/JPH0527924B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Surface Treatment Of Glass (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、透明導電膜パターンの形成方法、具体的には
、透明導電膜からなる透明電極あるいは配線パターンを
形成する方法に関する。
(従来の技術) 一般に、液晶表示素子、電界発光素子、エレクトロクロ
ミック素子などのオプトエレクトロニクス素子において
は、透明電極が必要不可欠であるが、この透明電極ある
いは配線等のパターン(以下、電極パターンという)の
形成方法としては、通常、透明基板の全面に形成された
透明導電膜にフォトレジストを塗布した後、所定のパタ
ーンを用いて露光、現像し、不要部分をエツチングして
電極パターンを形成する方法、あるいは透明基板の表面
に所定のパターンを形成されたマスクでマスキングし、
透明導電膜上に直接電極パターンの形状に透明導電膜を
形成する方法が採用されている。また、最近、フォト・
エツチング法で電極パターンを形成する代わりに、レー
ザー光でトリミングして電極パターンを形成する方法も
提案されている。
(発明が解決しようとする問題点) しかしながら、従来のパターン形成方法では、いずれも
透明導電膜の部分的除去によって電極パターンを形成し
ているため、第5図に示すように、透明導電膜からなる
電極パターン2の有るところと無いところとで透明基板
1表面に凹凸を生じ、この凹凸が液晶表示素子や電界発
光素子等の薄膜電子デバイスの品質や特性に悪影響を及
ぼすという問題があった。例えば、この種の薄膜電子デ
バイスでは100Ω/sq以下のシート抵抗を有する透
明電極が要求されるが、所定のシート抵抗を得るため透
明導電膜の膜厚を厚くすると、透明導電膜の無い部分と
有る部分との凹凸が激しくなり、これが液晶表示素子の
液晶の配向性に悪影響を及ぼす。また、電界発光素子に
おいては、透明電極上に形成された絶縁層が凹凸を生じ
るため品質が悪くなり、高電界を印加した際に、絶縁層
3の凹凸の段部のあるところで素子の破壊や劣化を誘発
し易いという問題があった。
(問題点を解決するための手段) 本発明は、電極パターンあるいはその上に積層された絶
縁層表面の凹凸に起因する問題を解決するため、透明基
板上に形成された透明導電膜の導電性パターンを形成す
べき部位以外の部位を高抵抗化処理することによって電
極パターン部分と非電極パターン部分とを形成するよう
にしたものである。
導電性パターンを形成すべき部位以外の部位を高抵抗化
処理する手段としては、透明導電膜の導電性パターンを
形成すべき部位以外の部位に酸素イオンまたは膜中のド
ナーを補償する不純物イオンを注入もしくは導入する方
法、適当な雰囲気中で高エネルギー放射線や荷電粒子を
照射する方法、酸素含有雰囲気中で放電プラズマにさら
す方法、ドナーを補償する元素を含むガスまたは酸化性
ガス雰囲気中でレーザー光を照射する方法、あるいは前
記方法を併用する方法を採用することができる。
前記膜中のドナーを補償する不純物イオンとしては、例
えば、酸化亜鉛系透明導電膜の場合、酸素イオン、リン
イオン、銅イオン、窒素イオンなどが挙げられる。
(作用) 本発明方法によれば、低抵抗の透明導電膜を局部的に高
抵抗化処理することにより、高抵抗領域と低抵抗領域と
が形成され、低抵抗領域が所定の透明電極パターンとし
て機能し、膜厚の物理的変化を伴なうことなく、透明導
電膜パターンを形成することができる。
本発明方法により形成された透明導電膜パターンは、第
1図に示すように、透明基板lと、薄膜4とから構成さ
れ、薄膜4は透明導電膜パターン(例えば、電極パター
ン)を形成する低抵抗領域6と高抵抗領域7とから構成
されている。なお、薄膜4上には透明絶縁層3が積層さ
れている。
前記構成の透明導電膜パターンは、例えば、第2図に示
すように、アルミニウムまたはステンレス鋼製の陰極1
1と、それに相対して配設された陽極13と、両電極間
に陽極13に近接させて配設されたアルミニウムまたは
ステンレス鋼製の格子12と、それらを収容する真空槽
14から構成されたプラズマ陽極酸化装置を用いて形成
することができる。
このプラズマ陽極酸化装置を用いて、電極パターンを形
成する場合、まず、マスキングした透明導電膜を陽極1
3として真空槽14内に配置した後、バルブ15を介し
て真空ポンプ(図示せず)で高真空度に排気し、次いで
真空槽14内を排気しながらバルブ16から酸素を供給
して、真空槽14内を1〜50Paの真空度に維持する
一方、電源E、により格子12と陰極Itとの間に直流
または交流電界を印加してグロー放電による酸素ブラズ
マを発生させ、電源E、により格子12と陽極13上の
透明導電膜との間に直流電74を印加し、格子12を介
して電子流と酸素イオンを引き出して透明導電膜の所定
の部位に衝突させ、透明導電膜を局部的に酸化させ、高
抵抗化させることにより形成される。
また、第3図に示すように、マグネトロンスパッタ装置
を用いて形成することもできる。この場合、電極18上
に透明導電膜5を配置し、5〜50Paの減圧下で、透
明導電膜5を200〜400°Cの温度に維持しながら
、マグネトロンカソード17と電極18との間に高周波
電圧を印加すると共に、外部ソレノイドコイル19によ
り磁界をターゲット中央付近の表面磁界の向きと同方向
に印加し、非スパツタ状態の酸素高周波プラズマを発生
させて、透明導電膜を局部的に酸化させることによって
も形成することができる。なお、ターゲット18の中心
を避け、その周辺にドーナツ状に透明導電膜を配置する
のは、酸素イオンをカソード付近の強い電界で加速させ
、より強いエネルギーで透明導電膜に衝突するのを促進
させるためであり、中央付近ではその効果が十分に得ら
れないからである。
さらに、第4図に示すように、レーザー光照射装置を用
いて透明導電膜パターンを形成することもできる。この
場合、レーザー光源20からのレーザー光をレンズ系2
1て収束させ、空気、ドナーを補償する元素を含むガス
など適当な雰囲気中に配置した透明導電膜5の所定の部
位に照射させれば良い。
以下、本発明の実施例について具体的に説明する。
(実施例I) 透明ガラス基板上に形成された酸化インジウム・酸化ス
ズ系透明導電膜(ITO膜)の表面に、アルミニウムマ
スクを重ね、これを第2図のプラズマ陽極酸化装置に陽
極13として配設し、下記条件下で電極パターンを形成
すべき部位以外の部位を高抵抗化処理して透明電極を形
成し、その前後にわたるシート抵抗を測定しr二。
高抵抗化処理条件 陰極格子間電圧:250V(周波数:13.56MI−
IZ)陰極格子間間隔=30111I11 洛子陽極間電圧:3RV 格子陽極間間隔:1mi 圧カニ       9Pa 導電膜加熱温度=350℃ 時間:     30分 透明導電膜の処理前とマスクで遮蔽された部位のシート
抵抗はそれぞれ11Ω/sqで、遮蔽されていない部位
のシート抵抗は2XlO’Ω/sqであった。
(実施例2) 透明ガラス基板上に形成された酸化スズ系透明導電膜(
NESA膜)を陽極13として、実施例1と同様にして
下記の条件下で高抵抗化処理して透明電極パターンを形
成し、その前後にわたる透明導電膜のシート抵抗を測定
した。透明導電膜の処理前と遮蔽された部位のソート抵
抗はそれぞれ80Ω/sqで、遮蔽されていない部位の
シート抵抗はほぼ108Ω/sqであった。
高抵抗化処理条件 陰極格子間電圧:  300V(直流)陰極格子間間隔
:30I!l+i 格子陽極間電圧:  2,5RV 格子陽極間間隔:1mm 圧力、       9Pa 導電膜加熱温度: 250℃ 時間:      30分 (実施例3) 透明ガラス基板上に形成されたAf2(2wt%)をド
ープした酸化亜鉛系透明導電膜を陽極13として、実施
例1と同様にして下記の条件下で高抵抗化処理を行ない
、透明電極ノ(ターンを形成し、その前後にわたる透明
導電膜のシート抵抗を濠11定した。透明導電膜の処理
前と遮蔽さ1tた部位のシート抵抗はそれぞれ8Ω/s
qで、遮蔽されて0なL)部位のシート抵抗は4xlO
”Ω/sqであった。
高抵抗化処理条件 陰極格子間電圧:  250V(直流)陰極格子間間隔
:20mm 格子陽極間型圧+  2.5RV 格子陽極間間隔:1mm 圧カニ       10Pa 導電膜加熱温度二 250℃ 時間=      30分 (実施例4) 透明ガラス基板上に形成された酸化亜鉛透明導電膜を陽
極I3とし、実施例1と同様にして下記の条件下で高抵
抗化処理を行ない、その前後にわたる透明導電膜のシー
ト抵抗を測定した。透明導電膜の処理前と遮蔽された部
位のシート抵抗は、それぞれ20Ω/sqで、遮蔽され
ていない部位のシート抵抗はほぼ10’Ω/sqであっ
た。
高抵抗化処理条件 陰極格子間電圧:250V(周波数:13.56MHz
)陰極格子間間隔:20nu++ 格子陽極間型圧: 2RV 格子陽極間間隔二1lII11 圧カニ       10Pa 導電膜加熱温度:200℃ 時間:     30分 (実施例5) 第4図に示す構成の装置を用い、大気中で約!OKWの
400 HzQスイッチNd:YAGレーザー光(波長
1.06μm)を、酸化亜鉛透明導電膜に約2分間照射
し、その前後にわたる透明導電膜のシート抵抗を測定し
た。透明導電膜の処理前のシート抵抗は20Ω/sqで
、処理後のシート抵抗はほぼ108Ω/sqであった。
また、これとは別に、酸化亜鉛透明導電膜の表面をアル
ミニウム薄膜でマスキングして局部的に遮蔽して前記Y
AGレーザ光を照射したところ、レーザ光の照射された
部分のみ高抵抗化した。
(実施例6) 実施例5と同様にして、不活性ガス中でNd:YAGレ
ーザー光を、酸化亜鉛透明導電膜に2分間照射し、その
前後にわたる透明導電膜のシート抵抗を測定した。透明
導電膜の照射前のシート抵抗は20Ω/sqで、照射後
のシート抵抗は 2×10’Ω/sqであった。
(実施例7) 実施例5と同様にして、窒素ガス中でNd:YAGレー
ザ光を、酸化亜鉛透明導電膜に約2分間照射し、その前
後にわたる透明導電膜のシート抵抗を測定した。透明導
電膜の照射前および遮蔽された部位のシート抵抗は20
Ω/sqで、照射された部位のシート抵抗は2XIO’
Ω/sqであった。
(実施例8) イオン注入装置を用い、実施例1〜実施例4でそれぞれ
用いたITO膜、NESA膜および酸化亜鉛系透明導電
膜にそれぞれ酸素イオンを注入したところ、いずれの場
合もマスキングされていない部位のシート抵抗は、通常
の電気抵抗測定装置では測定できない程度、10°Ω/
sq以上にまで高抵抗化した。
(実施例9) ・ イオン注入装置を用い、実施例4で用いた酸化亜鉛系透
明導電膜にリン(P)イオンを注入したところ、マスキ
ングされていない部位のシート抵抗は、通常の電気抵抗
測定装置では測定できない、108Ω/sqを越える程
度にまで高抵抗化した。
(実施例io) エキシマレーザ−(出力30 ra J s繰り返し周
波数10H2)を用い、大気中でArFエキシマレーザ
−光(波長193 nm)を、実施例1〜4で用いたも
のと同じITOl[、NESA膜および酸化亜鉛系透明
導電膜にそれぞれ10分間照射し、照射後のシート抵抗
を測定したところ、いずれもレーザー光の照射された部
分のみlO4Ω/sq以上に高抵抗化した。
(発明の効果) 以上説明したように、本発明によれば、従来の透明導電
膜のエツチングによるパターン形成法と異なり、透明導
電膜に凹凸を生じること無く電極パターンや配線パター
ンを形成することができる。
従って、液晶表示素子や電界発光素子等の多層薄膜光電
子素子の透明電極を形成しても、液晶の配向性に悪影響
を与えたり透明電極の凹凸による素子の劣化や破壊をき
たすことが無いという優れた効果が得られる。
【図面の簡単な説明】
第1図は本発明方法により形成された透明導電膜パター
ンの断面図、第2図は本発明方法の実施に使用するプラ
ズマ陽極酸化装置の説明図、第3図は本発明方法の実施
に使用するスパッタ装置の説明図、第4図は本発明方法
の実施に使用するレーザ照射装置の説明図、第5図は従
来の方法により形成された透明電極の断面図である。 1〜透明基板、2〜透明導電膜、3〜透明絶縁層、6〜
低抵抗領域、7〜高抵抗領域、11〜陰極、12〜格子
 、13〜陽極。 特 許 出 願 人 大阪特殊合金株式会社代 理 人
 弁理士 青 山  葆ほか2名第1図 第2WA 第3図

Claims (6)

    【特許請求の範囲】
  1. (1)透明基板上に形成された透明導電膜のパターン形
    成部以外の非パターン形成部を高抵抗化処理することを
    特徴とする透明導電膜パターンの形成方法。
  2. (2)前記透明導電膜のパターン形成部の表面をマスキ
    ングし、非パターン形成部に酸素プラズマ発生雰囲気で
    酸素イオンを導入することにより高抵抗化処理を行なう
    特許請求の範囲第1項記載の方法。
  3. (3)前記非パターン形成部に透明導電膜中のドナーを
    補償する不純物イオンを注入することにより高抵抗化処
    理を行なう特許請求の範囲第1項記載の方法。
  4. (4)前記非パターン形成部に酸素イオンを注入するこ
    とにより高抵抗化処理を行なう特許請求の範囲第3項記
    載の方法。
  5. (5)前記非パターン形成部に高エネルギー放射線また
    は荷電粒子を照射することにより高抵抗化処理を行なう
    特許請求の範囲第1項記載の方法。
  6. (6)前記非パターン形成部にレーザー光を照射するこ
    とにより高抵抗化処理を行なう特許請求の範囲第1項記
    載の方法。
JP60030818A 1985-02-18 1985-02-18 透明導電膜パタ−ンの形成方法 Granted JPS61190815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60030818A JPS61190815A (ja) 1985-02-18 1985-02-18 透明導電膜パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60030818A JPS61190815A (ja) 1985-02-18 1985-02-18 透明導電膜パタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS61190815A true JPS61190815A (ja) 1986-08-25
JPH0527924B2 JPH0527924B2 (ja) 1993-04-22

Family

ID=12314280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60030818A Granted JPS61190815A (ja) 1985-02-18 1985-02-18 透明導電膜パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS61190815A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283711A (ja) * 1988-05-11 1989-11-15 Gunze Ltd 透明導電膜パターンの形成方法及びその装置
WO2010103815A1 (ja) * 2009-03-10 2010-09-16 昭和電工株式会社 透明導電性材料の製造方法
WO2014078429A1 (en) 2012-11-13 2014-05-22 View, Inc. Multi-zone ec windows
WO2016125680A1 (ja) * 2015-02-04 2016-08-11 旭硝子株式会社 導電膜付き基板
US9618819B2 (en) 2008-06-25 2017-04-11 View, Inc. Multi-pane dynamic window and method for making same
JP2018163339A (ja) * 2017-03-13 2018-10-18 グッドリッチ コーポレイション 光学基板のコーティング方法、および窓
US10301871B2 (en) 2012-03-13 2019-05-28 View, Inc. Multi-zone EC windows
US11635666B2 (en) 2012-03-13 2023-04-25 View, Inc Methods of controlling multi-zone tintable windows

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176012A (ja) * 1985-01-31 1986-08-07 日立コンデンサ株式会社 透明電極の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176012A (ja) * 1985-01-31 1986-08-07 日立コンデンサ株式会社 透明電極の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283711A (ja) * 1988-05-11 1989-11-15 Gunze Ltd 透明導電膜パターンの形成方法及びその装置
US10437126B2 (en) 2008-06-25 2019-10-08 View, Inc. Multi-pane dynamic window and method for making same
US9618819B2 (en) 2008-06-25 2017-04-11 View, Inc. Multi-pane dynamic window and method for making same
WO2010103815A1 (ja) * 2009-03-10 2010-09-16 昭和電工株式会社 透明導電性材料の製造方法
JP4608030B2 (ja) * 2009-03-10 2011-01-05 昭和電工株式会社 透明導電性材料の製造方法
JPWO2010103815A1 (ja) * 2009-03-10 2012-09-13 昭和電工株式会社 透明導電性材料の製造方法
US11899330B2 (en) 2012-03-13 2024-02-13 View, Inc. Multi-zone EC windows
US11635666B2 (en) 2012-03-13 2023-04-25 View, Inc Methods of controlling multi-zone tintable windows
US11306532B2 (en) 2012-03-13 2022-04-19 View, Inc. Multi-zone EC windows
US11078721B2 (en) 2012-03-13 2021-08-03 View, Inc. Multi-zone EC windows
US10914118B2 (en) 2012-03-13 2021-02-09 View, Inc. Multi-zone EC windows
US10301871B2 (en) 2012-03-13 2019-05-28 View, Inc. Multi-zone EC windows
WO2014078429A1 (en) 2012-11-13 2014-05-22 View, Inc. Multi-zone ec windows
EP2920394A4 (en) * 2012-11-13 2016-08-10 View Inc MULTI-ZONE EC WINDOWS
US10453891B2 (en) 2015-02-04 2019-10-22 AGC Inc. Substrate with conductive film
EP3255638A4 (en) * 2015-02-04 2018-10-03 AGC Inc. Conductive film-equipped substrate
JPWO2016125680A1 (ja) * 2015-02-04 2017-12-21 旭硝子株式会社 導電膜付き基板
WO2016125680A1 (ja) * 2015-02-04 2016-08-11 旭硝子株式会社 導電膜付き基板
JP2018163339A (ja) * 2017-03-13 2018-10-18 グッドリッチ コーポレイション 光学基板のコーティング方法、および窓

Also Published As

Publication number Publication date
JPH0527924B2 (ja) 1993-04-22

Similar Documents

Publication Publication Date Title
JPS61190815A (ja) 透明導電膜パタ−ンの形成方法
JP2000357586A (ja) 薄膜el素子の製造方法および薄膜el素子
EP0001955A1 (fr) Electrode pour cellule d'affichage électrolytique et son procédé de fabrication
US6858512B2 (en) Semiconductor device and method of producing the same
US3708418A (en) Apparatus for etching of thin layers of material by ion bombardment
US3526584A (en) Method of providing a field free region above a substrate during sputter-depositing thereon
JPH0687170B2 (ja) パターン欠陥の修正方法
JP2660289B2 (ja) 透明導電膜パターンの形成方法及びその装置
JP3612280B2 (ja) 薄膜形成法とその薄膜及びそれを用いた平面表示装置
JP3508652B2 (ja) 電界放射型電子源およびその製造方法
JPS6037720A (ja) 半導体装置の製造方法
JPS58141387A (ja) スパツタ装置
JP3363429B2 (ja) 電界放射型電子源およびその製造方法
JPS61151996A (ja) 薄膜エレクトロルミネセンス素子およびその製造方法
JP4135309B2 (ja) 電界放射型電子源の製造方法
JP2587972B2 (ja) 薄膜構造
JPS5885538A (ja) 半導体装置の製造方法
JP2696987B2 (ja) 薄膜製造方法
JPH0834125B2 (ja) 多色薄膜el素子の製造方法
JPH0627476A (ja) 液晶パネル電極の形成方法
JP3047106B2 (ja) アッシングプロセス用カソード電極
JPH08330226A (ja) 半導体の作製方法
JP2830666B2 (ja) 半導体に発光層を作製する方法
JP2722861B2 (ja) ドライエッチング方法及び装置
JPH0982661A (ja) 半導体装置の製造方法及びイオンドーピング装置