JPS61190780A - 磁気バブルメモリ素子 - Google Patents
磁気バブルメモリ素子Info
- Publication number
- JPS61190780A JPS61190780A JP60030174A JP3017485A JPS61190780A JP S61190780 A JPS61190780 A JP S61190780A JP 60030174 A JP60030174 A JP 60030174A JP 3017485 A JP3017485 A JP 3017485A JP S61190780 A JPS61190780 A JP S61190780A
- Authority
- JP
- Japan
- Prior art keywords
- film
- memory element
- resin
- bubble memory
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
磁気バブルメモリ素子であって、そのコンダクタパター
ン層とパーマロイパターン層との間の層間絶縁膜にシリ
コン系樹脂を用いる場合、該層間絶縁膜はシリコン樹脂
を塗布硬化後Ｎｅ”等のイオンを打込み、平坦化を保持
しつつ膜厚を減少させパーマロイパターンのバブル駆動
力の向上ヲ可能とする。
ン層とパーマロイパターン層との間の層間絶縁膜にシリ
コン系樹脂を用いる場合、該層間絶縁膜はシリコン樹脂
を塗布硬化後Ｎｅ”等のイオンを打込み、平坦化を保持
しつつ膜厚を減少させパーマロイパターンのバブル駆動
力の向上ヲ可能とする。
本発明は電子計算装置等の記憶装置に用いられる磁気バ
ブルメモリ素子に関するもので、さらに詳しく言えば、
層間絶縁層にシリコン系樹脂を用い、その硬化後にイオ
ンを打込み、平坦化を保持しつつ膜厚を減少させた磁気
バブルメモリ素子に関するものである。
ブルメモリ素子に関するもので、さらに詳しく言えば、
層間絶縁層にシリコン系樹脂を用い、その硬化後にイオ
ンを打込み、平坦化を保持しつつ膜厚を減少させた磁気
バブルメモリ素子に関するものである。
現在、バブルメモリやＬＳＩはチップサイズの小型化、
記憶容量の高密度化が進んでいる。これに伴いパターン
形状も小さくなってきているが、これらのパターンを積
層して形成する場合、下地パターンによる段差の影響を
小さくするため樹脂プレーナー法が用いられている。１
Ｍビット、４Ｍビット等のバブルメモリチップにおいて
は層間絶縁膜としてシリコン系（例えばポリラダーオル
ガノシロキサン（ＰＯＬＳ））やポリイミド系の樹脂が
用いられている。
記憶容量の高密度化が進んでいる。これに伴いパターン
形状も小さくなってきているが、これらのパターンを積
層して形成する場合、下地パターンによる段差の影響を
小さくするため樹脂プレーナー法が用いられている。１
Ｍビット、４Ｍビット等のバブルメモリチップにおいて
は層間絶縁膜としてシリコン系（例えばポリラダーオル
ガノシロキサン（ＰＯＬＳ））やポリイミド系の樹脂が
用いられている。
コンダクタパターンによる段差を樹脂により平担化する
バブルメモリ素子においては、樹脂膜厚が厚くなるほど
平坦化は良好となる。しがし膜厚が厚くなるとその上に
形成されるパーマロイパターンとバブル結晶表面との間
隔が大となりバブルとパーマロイとの相互作用が弱（な
り転送特性的には不利となる。この平坦化と転送特性の
双方を満足するものとして、従来のマイナーループパタ
ーンピンチ８μｍの１Ｍビットチップではコンダクタ厚
４０００人に対し樹脂（シリコンラダーポリマー）の厚
さは３０００人であった。
バブルメモリ素子においては、樹脂膜厚が厚くなるほど
平坦化は良好となる。しがし膜厚が厚くなるとその上に
形成されるパーマロイパターンとバブル結晶表面との間
隔が大となりバブルとパーマロイとの相互作用が弱（な
り転送特性的には不利となる。この平坦化と転送特性の
双方を満足するものとして、従来のマイナーループパタ
ーンピンチ８μｍの１Ｍビットチップではコンダクタ厚
４０００人に対し樹脂（シリコンラダーポリマー）の厚
さは３０００人であった。
この従来方式では、素子が高密度化されマイナーループ
のパターンピッチが４〜４．５μｍ （４Ｍビット）に
なると前述の２つの条件をともに満足する樹脂厚は得ら
れない。
のパターンピッチが４〜４．５μｍ （４Ｍビット）に
なると前述の２つの条件をともに満足する樹脂厚は得ら
れない。
このため樹脂を２５００人程度０膜厚にして平坦化を劣
化させず、さらにマイナーループ部のみ樹脂をエツチン
グしてスペーサ厚を薄くするデュアルスペーサ方式が採
用されている。しかしこのデュアルスペーサ作成には精
密な位置合わせが要求される露光工程と、再現性、均一
性が要求されるエツチング工程が新たに加わるので工程
的に不利となる。
化させず、さらにマイナーループ部のみ樹脂をエツチン
グしてスペーサ厚を薄くするデュアルスペーサ方式が採
用されている。しかしこのデュアルスペーサ作成には精
密な位置合わせが要求される露光工程と、再現性、均一
性が要求されるエツチング工程が新たに加わるので工程
的に不利となる。
本発明はこのような点にかんがみて創作されたもので、
平坦化を維持しつつ樹脂厚を薄＜シ転送特性を満足する
磁気バブルメモリ素子を提供することを目的としている
。
平坦化を維持しつつ樹脂厚を薄＜シ転送特性を満足する
磁気バブルメモリ素子を提供することを目的としている
。
Ｃ問題点を解決するための手段〕
上記問題点を解決するため、本発明にお・いては、コン
ダクタパターン層とパーマロイパターン層との間の層間
絶縁膜としてシリコン系樹脂を用いる磁気バブルメモリ
素子において、該層間絶縁膜はシリコン系樹脂塗布後、
Ｎｅ”等のイオンを打ち込んで膜厚を減少せしめたもの
であることを特徴としている。
ダクタパターン層とパーマロイパターン層との間の層間
絶縁膜としてシリコン系樹脂を用いる磁気バブルメモリ
素子において、該層間絶縁膜はシリコン系樹脂塗布後、
Ｎｅ”等のイオンを打ち込んで膜厚を減少せしめたもの
であることを特徴としている。
シリコン系樹脂を塗布硬化後Ｎｅ”等のイオンを打込む
ことにより第２図に示す如く平坦化を維持しつつ膜厚を
減少させたもので転送特性の向上が可能となる。
ことにより第２図に示す如く平坦化を維持しつつ膜厚を
減少させたもので転送特性の向上が可能となる。
第１図は本発明の詳細な説明するための図である。図に
より本実施例を説明すると、先ず第１図ａの如（バブル
結晶１上にスペーサ２として５ｉＯｔ膜（厚さ５００人
）を形成し、その上にＴａＭｏ ／Ａｕ／ＴａＭｏ（１
５０人／３３００人／１５０人）からなるコンダクタパ
ターン３を形成し、次に第１図すの如くシリコンラダー
ポリマーをスピンコードし、３５０℃で熱硬化させ膜厚
２８００〜３０００人の樹脂層間絶縁膜４を形成し、次
いでこの樹脂膜に第１図Ｃの如＜Ｎｅ” 、Ｈｅ” 、
Ｈ゛等のイオン５を注入する。
より本実施例を説明すると、先ず第１図ａの如（バブル
結晶１上にスペーサ２として５ｉＯｔ膜（厚さ５００人
）を形成し、その上にＴａＭｏ ／Ａｕ／ＴａＭｏ（１
５０人／３３００人／１５０人）からなるコンダクタパ
ターン３を形成し、次に第１図すの如くシリコンラダー
ポリマーをスピンコードし、３５０℃で熱硬化させ膜厚
２８００〜３０００人の樹脂層間絶縁膜４を形成し、次
いでこの樹脂膜に第１図Ｃの如＜Ｎｅ” 、Ｈｅ” 、
Ｈ゛等のイオン５を注入する。
たとえばＮｅ＋を加速エネルギー１８０ＫｅＶ、ドーズ
量１．６ ＸＩＯ”／ｃ＋１１”の条件で打込む。次い
で第１図ｄの如く通常の方法でパーマロイパターン６お
よび保護膜７を形成する。
量１．６ ＸＩＯ”／ｃ＋１１”の条件で打込む。次い
で第１図ｄの如く通常の方法でパーマロイパターン６お
よび保護膜７を形成する。
このようにして形成された本実施例はシリコンラダーポ
リマーを用いた層間絶縁膜４がイオン注入により架橋反
応を起こし膜厚が減少する。この際膜厚は一様に減少す
るため平坦化は劣化されることがない。また樹脂を初め
から薄く塗布した場合よりも厚く塗布した方が平坦化は
良好であるので本実施例の如く厚く塗布してイオン注入
により膜厚を減少させた方が平坦化は良好となる。
リマーを用いた層間絶縁膜４がイオン注入により架橋反
応を起こし膜厚が減少する。この際膜厚は一様に減少す
るため平坦化は劣化されることがない。また樹脂を初め
から薄く塗布した場合よりも厚く塗布した方が平坦化は
良好であるので本実施例の如く厚く塗布してイオン注入
により膜厚を減少させた方が平坦化は良好となる。
第２図はその状況を実験により求めた結果を示した図で
ある。同図はコンダクタパターンの厚さＴが４５００人
の場合の樹脂膜厚ｔとその段差りとの関係を示した図で
あり、横軸に樹脂膜厚を、縦軸に段差をとり、曲線Ａに
より本実施例（イオン注入あり）の場合を、曲線Ｂによ
り従来例（イオン注入なし）の場合をそれぞれ示した０
図より例えば膜厚ｔが３０００人の場合、その段差りは
従来例では約３６００人であるのに対し、本実施例では
約３２００人であり、本実施例の平坦化が優れているこ
とがわかる。
ある。同図はコンダクタパターンの厚さＴが４５００人
の場合の樹脂膜厚ｔとその段差りとの関係を示した図で
あり、横軸に樹脂膜厚を、縦軸に段差をとり、曲線Ａに
より本実施例（イオン注入あり）の場合を、曲線Ｂによ
り従来例（イオン注入なし）の場合をそれぞれ示した０
図より例えば膜厚ｔが３０００人の場合、その段差りは
従来例では約３６００人であるのに対し、本実施例では
約３２００人であり、本実施例の平坦化が優れているこ
とがわかる。
以上述べてきたように、本発明によれば、平坦化のため
の樹脂膜にイオン注入を行なうことにより、平坦化を保
持しつつ膜厚を減小せしめることができ、磁気バブルメ
モリのコンダクタパターン層とパーマロイパターン層と
の層間絶縁膜に用いられ、実用的には極めて有用である
。
の樹脂膜にイオン注入を行なうことにより、平坦化を保
持しつつ膜厚を減小せしめることができ、磁気バブルメ
モリのコンダクタパターン層とパーマロイパターン層と
の層間絶縁膜に用いられ、実用的には極めて有用である
。
第１図は本発明の詳細な説明するための図、第２図は樹
脂膜厚とその段差との関係を示す図である。 第１図において、 ｌはバブル結晶、 ２はスベサ一層、 ３はコンダクタパターン、 ４は樹脂層間絶縁膜、 ５はＮｅ’ 、Ｈｅ’ 、Ｈ”等のイオン、６はパーマ
ロイパターン、 ７は保護膜である。 ４２図 膜厚【（Ａ）
脂膜厚とその段差との関係を示す図である。 第１図において、 ｌはバブル結晶、 ２はスベサ一層、 ３はコンダクタパターン、 ４は樹脂層間絶縁膜、 ５はＮｅ’ 、Ｈｅ’ 、Ｈ”等のイオン、６はパーマ
ロイパターン、 ７は保護膜である。 ４２図 膜厚【（Ａ）
Claims (1)
- １、コンダクタパターン層とパーマロイパターン層との
間の層間絶縁膜としてシリコン系樹脂を用いる磁気バブ
ルメモリ素子において、該層間絶縁膜はシリコン系樹脂
塗布硬化後、Ｎｅ＾＋等のイオンを打ち込んで膜厚を減
少せしめたものであることを特徴とする磁気バブルメモ
リ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030174A JPS61190780A (ja) | 1985-02-20 | 1985-02-20 | 磁気バブルメモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030174A JPS61190780A (ja) | 1985-02-20 | 1985-02-20 | 磁気バブルメモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190780A true JPS61190780A (ja) | 1986-08-25 |
Family
ID=12296385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60030174A Pending JPS61190780A (ja) | 1985-02-20 | 1985-02-20 | 磁気バブルメモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE8811397U1 (ja) * | 1988-09-09 | 1988-12-01 | Stuetzer, Helmut, 8711 Willanzheim, De | |
| DE8909910U1 (ja) * | 1989-08-18 | 1989-10-05 | Volvo Car B.V., Helmond, Nl |
-
1985
- 1985-02-20 JP JP60030174A patent/JPS61190780A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE8811397U1 (ja) * | 1988-09-09 | 1988-12-01 | Stuetzer, Helmut, 8711 Willanzheim, De | |
| DE8909910U1 (ja) * | 1989-08-18 | 1989-10-05 | Volvo Car B.V., Helmond, Nl |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10763155B2 (en) | Semiconductor constructions comprising dielectric material, and methods of forming dielectric fill within openings extending into semiconductor constructions | |
| JPS59107518A (ja) | サブミクロン範囲の寸法を有する構造体の形成方法 | |
| JPS61190780A (ja) | 磁気バブルメモリ素子 | |
| JPS597148B2 (ja) | 磁気バブルメモリ素子 | |
| US7829413B2 (en) | Methods for forming quantum dots and forming gate using the quantum dots | |
| JPS6050939A (ja) | 半導体装置の製造方法 | |
| JP3390647B2 (ja) | 半導体素子のスピンオンガラス膜形成方法 | |
| JPS62214578A (ja) | 磁気バブルメモリ素子の作製方法 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPH0718024B2 (ja) | 平但化方法 | |
| JPS61168241A (ja) | 素子分離領域の形成方法 | |
| JPH0337987B2 (ja) | ||
| JPS61222010A (ja) | 平坦化方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS6151825A (ja) | レジストパタ−ンの形成方法 | |
| JPS6134781A (ja) | 磁気バブルメモリ素子 | |
| JPS61184828A (ja) | 半導体装置の製造方法 | |
| JPS5913342A (ja) | 半導体装置の製造方法 | |
| JPS6070583A (ja) | 磁気バブルメモリ素子及びその作成方法 | |
| JPS6074453A (ja) | 半導体装置の製造方法 | |
| KR930014802A (ko) | 상, 하부 도전층 사이의 층간절연층 제조방법 | |
| JPH0715867B2 (ja) | 熱圧着ウエーハ及びその製造方法 | |
| JPH05226326A (ja) | 熱酸化膜の形成方法 | |
| JPH0223631A (ja) | 集積回路の製造方法 | |
| JPS63248148A (ja) | 半導体集積回路装置の製造方法 |