JPS6118799B2

JPS6118799B2 -

Info

Publication number: JPS6118799B2
Application number: JP53039561A
Authority: JP
Inventors: Atsushi Tsukumo
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-04-03
Filing date: 1978-04-03
Publication date: 1986-05-14
Also published as: JPS54130840A

Description

【発明の詳細な説明】本発明はパターン認識を行なう際に、認識対象
とする２値化パターンの輪郭及びその内部がすべ
て埋めたてられたシルエツトパターンと前記内部
の埋めたてられた部分に対応する内部パターンを
抽出する装置に関するものである。

パターン認識、特に光学的文字認識において１
つの有力な手法として認識対象の文字を細線化し
て、取り扱う方法があり、かなりの成果をおさめ
ている。しかし致命的な欠点として細線化処理及
び前処理、後処理等をした為につぶれた部分や太
い線の所で情報の失われる場合が起こることがあ
げられる。そこで原パターンも判定の際に必要に
なるが、特に上記のつぶれた部分や細線化で失わ
れた線と検出するには、何も処理を加えない原パ
ターンを扱うとどうしても複雑なアルゴリズムの
導入が避けられず、その為に処理時間の低下や記
憶容量の拡張等の代償が払われている。

光学的文字認識のもう１つの有力な手法として
マツチングによる方法があるが、認識対象の文字
が漢字のように複雑な構成要素から成る時には、
原パターンをそのままマツチングに使おうとする
と、それに対応する標準パターンの作成は非常に
困難であり、かつまた実現しても非常に複雑、さ
らには高速性に欠けるものとなる。

本発明の目的は、以上に述べたように光学的文
字認識において取り扱いが容易で、効果的な役割
を果たすシルエツトパターンとその内部パターン
を正確かつ高速に抽出する簡単な構成からなる装
置を提供することにある。

次に本発明の実施例の詳細な説明に移る。

まず本発明によるシルエツトパターンと内部パ
ターンの抽出の例を示し、次いでそれを実現する
装置の説明に移ることにする。

第１図の(i)が入力パターンである。これを入力
パターン量子化部によつて量子化したものが(ii)で
ある。この量子化パターンをシルエツトパターン
抽出部の量子化パターン記憶部に送り、伝幡ロジ
ツク回路網により、シルエツトパターンがシルエ
ツトパターン記憶部に、内部パターンが内部パタ
ーン記憶部に抽出される。第１図の(iii)が抽出され
たシルエツトパターン、(iv)が内部パターンであ
る。(a)は数字、(b)は漢字を例として用いた。伝幡
回路は伝幡の源となる情報を与え、周囲のセル状
態と源の情報とを条件として隣接するセルの状態
を変化させるとともに内部状態を出力するもので
ある。伝幡回路では最も遠い位置にあるセルまで
伝幡の源を伝幡するのにかかる時刻以降は状態の
変化はない。

次に本発明による装置の構成を図を参照しなが
ら説明する。

第２図は本発明のシルエツトパターン抽出装置
の一実施例を示すブロツク図である。入力パター
ン量子化部１は２次元アレイ状に入力パターンを
走査し、各量子化パターン位置の濃淡を２値化し
て出力するもので、フライング・スポツト・スキ
ヤナ、ビジコン等、既知のOCR（オプチカルコ
ードリーダ）用の走査機構であり、その詳細は省
略する。信号１１はその出力である。シルエツト
パターン抽出部２は、後述する量子化パターン記
憶部４、連結パターン伝幡ロジツク回路網５とそ
の検出部５０、シルエツトパターン記憶部６、内
部パターン記憶７の四層とを含み成り、信号２１
は抽出されたシルエツトパターン、信号２２は抽
出された内部パターンで、それぞれ既知のパター
ン認識装置への入力となる。また信号３２は検出
部５０から、後述する制御部３への制御信号であ
り、信号３１は制御部３からの制御信号で入力パ
ターン量子化部１とシルエツトパターン抽出部２
の動作の制御を行なう。

以下詳細な部分図を用いて、本発明の主要部た
るシルエツトパターン抽出部２の構成を説明す
る。

第３図は量子化パターン記憶部４の一例を示す
構成図である。量子化パターン記憶部４は、図の
ようにシフトレジスタ４１をパターン走査に対応
してアレイ状に直列に連続したもので、入力パタ
ーン信号１１をシフトレジスタのクロツク４１ｉ
により矢印の向きにシリアルシフトをする。シフ
トレジスタ４１は１ビツトの情報を持ち入力信号
４１ｓ、クロツク４１ｉとロード信号４１ｊ、ク
リア信号４１ｃでその出力信号４１ｔを決定す
る。

第４図は連結パターン伝幡ロジツク網５（以後
ロジツク網５と略称）及び検出部５０の一例を示
す構成図で、破線に囲まれたロジツク網５のまわ
りに検部５０が配置されている。ロジツク網５は
ロジツクセル５１が入力信号として隣接するセル
からは５１ｘ，５１ｙ，５１ｚ，５１ｗを、さら
にフリツプフロツプ５３の出力信号５３ｔと量子
化パターン記憶部４のシフトレジスタ４１の出力
信号４１ｔとの論理和の信号４２ｔを受け、出力
信号として５１ｔを隣接のセルに送りだす。検出
部５０はロジツクセル５２が隣接するセルから入
力信号として５０ａ，５２ｂ，５２ｃをとり出力
信号として５２ｔを隣接のセルに送り出す。フリ
ツプフロツプ５３はロジツクセル５１および５２
を制御し、信号５３ｓはセツト入力信号、信号５
３ｒはリセツト入力信号、信号５３ｃはクリア信
号、信号５３ｔは出力信号である。ロジツクセル
５４はフリツプフロツプ５３に隣接し他のロジツ
クセルとは構成が異り（後述する）１個しかな
い。

第５図は第３図に示す量子化パターン記憶部４
のシフトレジスタ４１と第４図に示すロジツク網
５のロジツクセル５１と第８図に示し後述するシ
ルエツトパターン記憶部６のシフトレジスタ６１
と第９図に示す内部パターン記憶部７のシフトレ
ジスタ７１の関係を表わしている。シフトレジス
タ４１の出力信号４１ｔは第４図に示すフリツプ
フロツプ５３の出力信号５３ｔとの論理和をとら
れて信号４２ｔがロジツクセル５１の入力とな
り、ロジツクセル５１の出力信号５１ｔはシフト
レジスタ６１のパラレル入力になる。シフトレジ
スタ６１はパラレル入力信号５１ｔの他に入力６
１ｓクロツク６１ｉ、ロード信号６１ｊ、クリア
信号６１ｃをとり、６１ｔを出力する。シフトレ
ジスタ７１は入力信号７１ｓ、クロツク６１ｉ、
ロード信号７１ｊ、クリア信号７１ｃ、出力信号
７１ｔの他に、信号４２ｔの否定信号とレジスタ
６１の出力信号６１ｔがANDゲート６２へ供給
され、論理積信号７１ｐがパラレル入力となる。

第６図ａは第４図に示す検出部５０のロジツク
セル５２および５４がロジツクセル５１と異なり
フリツプフロツプ５３以外は量子化パターン記憶
部４、シルエツトパターン記憶部６、内部パター
ン記憶部７の各レジスタ４１，６１，６７と直接
に接続していないことを示している。

第６図ｂはロジツクセル５１の一例を示す論理
回路図である。隣接するセルの出力信号５１ｘ，
５１ｙ，５１ｚ，５１ｗをANDゲート５１１に
供給し、その出力信号５１１ｔと信号４２ｔとを
ORゲート５１２に供給する。その出力信号５１
ｔが隣接するロジツクセルへ送り出される。即ち
フリツプフロツプの出力信号５３ｔがONのとき
信号４２ｔはONで、ロジツクセル５１は常にON
となる。信号５３ｔがOFFのときはこのロジツ
クセル５１に対応するシフトレジスタ４１の出力
信号がONか、或いは隣接する４個のロジツクセ
ルからの入力信号５１ｘ，５１ｙ，５１ｚ，５１
ｗがいずれもONのときにロジツクセル５１の出
力信号５１ｔはONになる。逆にシフトレジスタ
４１の出力信号４１ｔがOFFで、ロジツクセル
５１への４個の入力信号５１ｘ，５１ｙ，５１
ｚ，５１ｗのうち、少なくとも１つがOFFなら
ばロジツクセル５１の出力信号５１ｔはOFFに
なり、他のロジツクセルにも伝播する。

第７ａ図は検出部５０のロジツクセル５２の一
例を示す論理回路図である。検出部５０の隣接す
る３個のロジツクセルから入力信号５２ａ，５２
ｂ，５２ｃをとり、それをANDゲート５２１へ
供給し、その出力信号５２１ｔとフリツプフロツ
プの出力信号５３ｔの論理和信号５２ｔが隣接す
るロジツクセルに送り出される。

第７ｂ図はロジツクセル５４の論理回路図で、
入力信号５４ｘ，５４ｙ，５４ｚ及びフリツプフ
ロツプ５３の入力信号５３ｔの論理積を得、出力
信号５４ｔとする。

第８図はシルエツトパターン記憶部６（記憶部
６）の一例を示す構成図である。信号６１ｉ，６
１ｊ，６１ｃ，６１ｓ，６１ｔは第５図で述べた
通りである。信号２１は第２図で述べた通り矢印
方向にシフトされてシルエツトパターンを送り出
す信号で入力信号６３はグランドからとられて常
にOFF入力されている。

ところで“１”でクリアしたシルエツトパター
ン記憶部６の値は、フリツプフロツプ５３に源の
値として“０”をセツトし、量子化パターン記憶
部４にセツトされている値Ｐを条件とし、値Ｐが
“０”で、周囲のセルの状態が１つでも“０”が
あれば、“０”の値を周囲に伝幡させるととも
に、“０”をシルエツトパターン記憶部６に出力
する。伝幡回路５でのセルにおける信号の遅延時
間ごとに変化する。従つて外部からの“０”の値
の伝幡であるので伝幡終了後はシルエツトパター
ン記憶部６には外部に接する部分は“０”である
パターン、即ちシルエツトパターンが残る。

第９図は内部パターン記憶部７（記憶部７）の
一例を示す構成図である。信号７１ｉ，７１ｊ，
７１ｃ，７１ｓ，７１ｔは第５図で述べた通りで
信号２２は第２図で述べた通り矢印方向にシフト
されてシルエツトパターンを送り出す信号で、入
力信号７３はグランドからとられて、常にOFF
入力されている。

第２図の制御部３は以下の動作を実現する為に
これまで説明した各種制御信号を発生するもので
あり、これは順序回路によつて当業者は容易に成
しうるものであつて、その説明は省略する。

次に上記装置の動作について詳細に説明する。
第２図の装置の構成は既に述べたが、まず基本的
な動作の流れについて説明する。入力パターン量
子化部１から量子化された入力パターン信号１１
が量子化パターン記憶部４に一時格納され、ロジ
ツク網５と検出部５０とによつて、シルエツトパ
ターンを抽出し、それをシルエツトパターン記憶
部６に格納し、更に内部パターンを内部パターン
記憶部７に格納する。これらの抽出したパターン
をパターン認識装置（図示せず）へ送り出し、新
たなる入力パターンに対して同様の処理を続け
る。

具体的な動作は以下の通りである。入力パター
ン量子化部により量子化されたパターン系列であ
る入力パターン信号１１が記憶部４に１ビツトず
つシフトされて格納される。制御部３はカウンタ
でクロツク４ｉを計数し、パターンの格納が終了
したら、クロツク４１ｉを停止し、シフトを止め
る。この間検出部５０のフリツプフロツプ５３の
出力信号５３ｔは常にONにする。この為に第５
図の信号４２ｔは常にONになり、すべてのロジ
ツクセルの出力信号はONになる。次に入力パタ
ーンの格納が終了すると、制御部３はシルエツト
パターン抽出開始信号を発し、検出部５０のフリ
ツプフロツプ５３の出力信号５３ｔをOFFにす
る。するとロジツクセル５４の出力信号５４ｔが
OFFになる。すると、このロジツクセル５４を
源として、検出部５０のロジツクセル５２がすべ
て出力信号がOFFとなり、ロジツク網５のセル
５１の出力信号５１ｔも、記憶部４のシフトレジ
スタ４１の出力信号４１ｔに対応して、端から隣
合つたOFFが伝播し、ロジツクセル５１の出力
信号５１ｔはシフトレジスタ６１のパラレル入力
となる。ロード信号６１ｊが入るとシフトレジス
タ６１にシルエツトパターンが抽出され、シフト
レジスタ６１の出力信号６１ｔと、信号４２ｔの
否定信号がANDゲート６２に供給され、信号７
１ｐがシフトレジスタ７１のパラレル入力とな
る。ここでロード信号が入ると、シフトレジスタ
７１に内部パターンが抽出される。

第１０図はパターン全体の動作を示したもので
ある。(i)は記憶部４に格納された量子化パター
ン、(ii)は記憶部６に格納されたシルエツトパター
ン、(iii)は記憶部４の量子化パターンのネガテイブ
パターンである。ここで(ii)と(iii)との論理積をとる
と(iv)に示される内部パターンが得られる。

こうして、シルエツトパターン、内部パターン
が抽出されると、クロツク６１ｃ，７１ｃによつ
て、パターンを既存のパターン認識装置（図示せ
ず）へ送り出す。

【図面の簡単な説明】

第１図は(i)が入力パターン、(ii)が量子化パター
ン、(iii)がシルエツトパターン、(iv)が内部パターン
の例を示している。第２図は、本発明のシルエツ
トパターン抽出装置の一実施例を示すブロツク
図、第３図は量子化パターン記憶部４の一例を示
す構成図、第４図は伝幡ロジツク回路網５と検出
部５０の一例を示す構成図、第５図は量子化パタ
ーン記憶部４のシフトレジスタ、伝幡ロジツク回
路網５のロジツクセルと、シルエツトパターン記
憶部６のシフトレジスタと内部パターン記憶部７
のシフトレジスタとの接続関係図、第６ａ図は検
出部５０のロジツクセルが他の層と、独立である
ことを示す図、第６ｂ図は伝幡ロジツク回路網の
ロジツクセルの論理回路図、第７ａ図は検出部５
０のロジツクセルの論理回路図、第７ｂ図は、検
出部５０のロジツクセル５４の論理回路図、第８
図はシルエツトパターン記憶部６の一例を示す構
成図、第９図は内部パターン記憶部７の一例をす
構成図、第１０図は量子化パターンとシルエツト
パターンから内部パターンを抽出を示す図であ
る。各図において、１は入力パターン量子化部、２
はシルエツトパターン抽出部、３は制御部、４は
量子化パターン記憶部、５は伝幡ロジツク回路
網、６はシルエツトパターン記憶部、７は内部パ
ターン記憶部、５０は検出部、１１は記憶部４へ
の入力パターン、２１は記憶部６の出力パター
ン、２２は記憶部７の出力パターンを示し、４１
はシフトレジスタ、４１ｉはクロツク、４１ｊは
ロード、４１ｃはクリア、４１ｓは入力、４１ｔ
は出力、５１はロジツク網５のロジツクセル、５
１ｘ，５１ｙ，５１ｚ，５１ｗはロジツクセルの
入力、５１ｔはロジツクセルの出力、５２は検出
部のロジツクセル、５２ａ，５２ｂ，５２ｃはロ
ジツクセルの入力、５２ｔはロジツクセルの出
力、５３はフリツプフロツプ、５３ｓはセツト入
力、５３ｒはリセツト入力、５３ｃはクリア、５
３ｔは出力、５４はロジツクセル、５４ｘ，５４
ｙ，５４ｚは入力、５４ｔは出力、４２ｔはOR
ゲート４２の出力、７１ｐはANDゲート６２の
出力、６１は記憶部６のシフトレジスタ、６１ｉ
はクロツク、６１ｊはロード、６１ｃはクリア、
６１ｓは入力、６１ｔは出力、７１は記憶部７の
シフトレジスタ、７１ｉはクロツク、７１ｊはロ
ード、７１ｃはクリア、７１ｓは入力、７１ｔは
出力、５１１はANDゲート、５１１ｔはANDゲ
ートの出力、５１２はORゲート、５２１はAND
ゲート、５２１ｔはANDゲートの出力、５２２
はROゲート、６３は記憶部６のOFF入力、７３
は記憶部７のOFF入力を示す。

Claims

【特許請求の範囲】

１平面パターンを走査し２値“０”，“１”に量
子化する入力パターン量子化部と、複数個の記憶
素子から成り、前記量子化された入力パターンの
パターン部を“１”として格納する量子化パター
ン記憶部と、予め“１”にクリアされたシルエツ
トパターン記憶部と、網状に接続され周囲のロジ
ツクセルに“０”または“１”からなる状態を出
力する複数個のロジツクセルより成り、あるロジ
ツクセルは前記量子化パターン記憶部の対応する
位置の値Ｐを条件とし値Ｐが“０”であるとき前
記ロジツクセルの周囲の状態が１つでも“０”が
あれば値“０”を周囲に出力するとともに“０”
を前記シルエツトパターン記憶部に出力する伝幡
ロジツク回路網と、前記伝幡ロジツク回路網をイ
ニシヤライズして、伝幡を制御する検出部と、量
子化パターンとシルエツトパターンから埋められ
た内部パターンを抽出し、その内部パターンを一
時格納する内部パターン記憶部と、それらのパタ
ーンの出力、消去、伝幡開始、格納開始等の制御
を行なう制御部を含むシルエツトパターン抽出装
置。