JPS61187057A - チヤネル拡張装置 - Google Patents

チヤネル拡張装置

Info

Publication number
JPS61187057A
JPS61187057A JP60204601A JP20460185A JPS61187057A JP S61187057 A JPS61187057 A JP S61187057A JP 60204601 A JP60204601 A JP 60204601A JP 20460185 A JP20460185 A JP 20460185A JP S61187057 A JPS61187057 A JP S61187057A
Authority
JP
Japan
Prior art keywords
data
latch
line
control unit
service
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60204601A
Other languages
English (en)
Other versions
JPH0426508B2 (ja
Inventor
ケネス・ジエームズ・フレデリックス
トーマス・ウェイン・ガリエロ
ジェラルド・ホルト・ミラクル
マイケル・ロジャー・ウィーグランド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61187057A publication Critical patent/JPS61187057A/ja
Publication of JPH0426508B2 publication Critical patent/JPH0426508B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理システムの周辺装置を中央プロセッ
サ及び中央プロセッサのメモリへ接続するデータチャネ
ル・サブシステムに関する。ヨリ特定して言えば、本発
明はチャネルシステムに普通に用いられている並列バス
を拡張するための直列リンクに関する。
〔従来技術〕
序論:プロセッサシステムの一部としてのデータチャネ
ル 入出力装置の衆知の例は陰極線管ディスプレイ及びキー
ボードを有する端末である。ディスプレイはプロセッサ
からの出力を端末のユーザへ与え、そしてキーボードは
ユーザからの人力をプロセッサへ与える。ディスプレイ
の筐体からの同軸ケーブルは端末を制御ユニットに接続
する。この接続の長さは約100メートル位になること
がある。
ディスプレイの筐体中に設けられた回路は、装置の特定
の要件を処理するプロトコルに従って、この同軸ケーブ
ルに接続された制御ユニットとの通信を処理する。
若し、制御ユニットが中央プロ゛セッサから数メ−トル
以内の範囲にあるならば、制御ユニットは、データチャ
ネル(又はチャネル)と称される中央プロセッサシステ
ムの素子へ接続する多心テーブルを持つことが出来る。
これ等のデータ処理システムにおいて、プロセッサメモ
リは中央プロセッサと周辺装置との間のデータ転送のた
めのバッファとして用いられ、そしてチャネルはバスと
主メモリとの間のデータ転送動作を処理するプロセッサ
である。
このケーブルは“よりM  System/360an
d  System/370  工nterface 
 C!hannelto  Control  Uni
t  Original  Equip−ment  
Manufacturers”工nforfflati
on’に記載されたバスを構成する。このバスは一般に
“標準インターフェース“又は’OEMエインター・フ
ェース“と呼ばれている。バスの成る種のライン及び関
連した動作は後述する。
若し、制御ユニットが中央プロセッサに対して遠距離に
配置されるならば、両者はそれぞれの通信制御装置を介
して接続される。通信制御装置同志は電話線により、又
は他の直列接続ラインによって相互接続される。
代表的な端末配置とは対照的に、ディスク装置のような
入出力装置は一般的には中央プロセッサ付近に配置され
ており、そしてその制御装置は他の装置が介入すること
なく多心バスによりチャネルへ接続される。従って、成
る種の入出力装置はインターフェース・バスのプロトコ
ルヲ使って中央プロセッサのメモリと直接に通信を行い
、そして他の成る種の入出力装置は他の異なったプロト
コルに従ってより長い距離での通信を行う。
並列バスのデータ転送 並列バスは一組の入力ライン(制御ユニットからチャネ
ル入力へ)と、−組の出力ライン(チャネル出力から制
御ユニットへ)とを持っている。
出力ラインは1バイトを運ぶバスアウトと呼ばれる一組
のラインを含む。本明細書で、情報という4mはバスの
すべてのラインに対する一般用語として用いられ、且つ
バスアウトの内容を表わす場合にも使われる。特定の術
語、アドレス、ステータス及びコマンドはバスアウト上
の特定の種類の情報を意味し、そして術語、データは例
えば、主メモリとディスクとの間で転送されるファイル
を意味する。データはまた、バスアウト上の他の種類の
情報のためにも使われる。他の出力ラインは、バスアウ
ト上の装置アドレス(アドレスアウト)、コマンド(コ
マンドアウト)又はデータ(サービスアウト、又はデー
タアウト)を区別するタグ信号を転送する。同様に、制
御ユニットからチャネルへの入力ラインはバスインと、
アドレスイン、ステータスイン、サービスイン及びデー
タインのタグとを含む。
本明細書で説明されるバスに関する動作はチャネルから
装置への、又は装置からチャネルへのデータ転送を遂行
する。遂行される他の動作は例えば、データ転送のため
の特定の装置を選択することや、装置及びチャネル間で
ステータス情報或は制御情報を転送することである。
データ転送は、サービスイン、サービスアウト、データ
イン及びデータアウトのタグによって制御され、そして
これ等のタグは総括してデータ転送タグといわれる。デ
ータ転送タグは次に説明されるように、データ転送の進
行を制御する決められた幾つかの順序の1つに従って高
レベルにされ、又は低レベルにされる。
インターロック式データ転送のためのデータ転送タグ インターフェースのデータ転送は関連する装置に適した
速度で遂行され、最も簡単な場合、その速度は2つのデ
ータ転送タグ、即ちサービスアウト及ヒサービスインに
よって制御される。これ等の信号は、信号が次に述べる
順序のみで変化されるという要求によって、インターロ
ックされる。
その順序とは、制御ユニットがサービスインを高レベル
にし、チャネルがサービスアウトを高レベルにし、制御
ユニットがサービスインを低レベルにし、そしてチャネ
ルがサービスアラトラ低レベルにする順序である。この
手順は一般に初期接続手順(handshaking)
と呼ばれている。インターロック方式は、バスの電位が
その全長にわたつて均一に上昇し又は降下するので、直
流インターロック(Do工)方式ともいわれる。
出力動作において、サービスインの上昇は、制御ユニッ
トが次のバイトを受は取る準備が整ったことを意味し、
そしてサービスアウトの上昇は、チャネルが次のバイト
をバスアウトに乗せたことを意味する。サービスインの
降下は制御ユニットがバイトを受は取ったこと(そして
、チャネルはバスアウト上のデータを除去することが出
来ること)を意味し、そしてサービスアウトの降下は、
データ(バスアウト上の)がもはや有効ではないことを
意味する。入力動作において、インターロックされたタ
グ順序は同じであるけれども、その意味は異なっている
。サービスインの上昇は、制御ユニットがバイトをバス
インに乗せたことを意味シ、そしてサービスアウトの上
昇は、チャネルがバイトを受は取ったことと、制御ユニ
ットはバスイン上のデータを除去することが出来ること
を意味スる。サービスインの降下は、制御ユニットがバ
スインからデータを除去したことを意味し、サービスア
ウトの降下は、チャネルが次のバイトのための準備を整
えたことを意味する。タグ順序は入力動作及び出力動作
に対して同じだから、データ転送の方向を考慮すること
なくタグに関する説明を行うことが可能である。
データストリーム方式 データス) IJ−ム方式のデータ転送においては、チ
ャネル又は制御ユニットは予め決められた時間の間、デ
ータ転送タグを高レベルにし、そして受信装置による応
答を待つことなく、データ転送タグを低レベルにする。
受信装置は、インターロック方式の時と同様にしてタグ
を送る。その場合、タグは関連するタグが降下するのを
待つことなく送られる(タグは、送られたタグの数が受
は取られたタグの数と等しいことをチェックするためカ
ウントされる。)。
チャネル・インターフェースの拡張 並列バスの長さは、並列の信号がスキューされるという
事実によって部分的に制御を受ける。バスが長ければ、
並列信号が僅かに異なった時間で受信装置に到達するの
で、信号を読み取るために付加的な時間を許容しなけれ
ばならない。この短所を克服するために、チャネル及び
制御ユニット間の直列リンクによって並列バスを拡張す
ることが提案されている。並列バスは直列フレームにエ
ンコードされ、そしてバスの状態は入力ライン又は出力
ラインを介して直列フレームを送ることによって知らさ
れる。
そのようなシステムの基本的装置は1977年1月のよ
りM  Technical DisclosureB
ulletinの3139頁乃至3143頁に開示され
ている。このシステム(以下、先行システムという)は
直列入力ライン(制御ユニットからチャネルへの)及び
直列出力ライン(チャネルから制御ユニットへの)で構
成する直列リンクを持っている。リンクの各端に、入力
直列ライン又は出力直列ラインの直列フレームのフォー
マットと、チャネル又は制御ユニットの並列フォーマッ
トとの間の変換を行うための装置がある。
良好な実施例の説明に使われる術語を導入するために、
リンクのチャネル側にある装置をXボックスと称し、リ
ンクの制御ユニット側にある装fitをYボックスと称
する。この術語は任意に与えたものであり、この機能を
持つ装置の総称として使われる。また、ボックスも、チ
ャネルも、制御ユニットの何れも、一般に、送信局及び
受信局の対象になる。
Xボックス又はYボックスは並列バスへ接続される独立
したボックスとして実施することが出来るし、又はチャ
ネル或は制御ユニットへ組み入れることも出来る。然し
なから、Xボックス及びYボックスの記載を単純化する
ために、それ等は2個の別個のユニットとして述べられ
ている。
並列バスの直列化 先行システムにおいて、送信局は並列バスのラインを直
列フレームにエンフードし、そしてそのフレームを直列
ラインを介して受信局へ転送する。
データ転送のフレームはバスイン又はバスアウトのため
のバイトと、関連したデータ転送タグを表示するビット
とを運ぶ。
受信局は直列フレームを並列形式へ変換し、然ル後、並
列バスのライン上の信号レベルを上昇し又は降下する。
例を挙げると、制御ユニットがYボックスへの並列バス
においてデータをバスインに乗せ且つサービスインを高
レベルにシタ時、Yボックス及びXボックスは直列リン
クを操作して、Yボックスはチャネルへの並列バスにお
いてサービスインを高レベルにし、且つバスイン上にバ
イトを乗せる。この例において、遠距離を経てフレーム
を伝送したときの付加的な時間遅れ及び直列フレームを
処理する際の遅延を除き、X及びYボックスの実際の動
作は制御ユニット及びチャネルからは分からない。
第2のインターロック式データ転送においては、データ
インとサービスイン、及びデータアウトとサービスアウ
トがそれぞれ交替される。
タグの降下 先行システムにおいては、前掲の例のように、データ転
送タグはレベル上昇によってのみ直列バスを送られる。
この手順はデータ転送に必要とされるフレームの数を半
分にし、従ってあらゆる動作のためのフレームの合計数
を顕著に減少する。
本発明のシステムはインターロック式データ転送中ニタ
クヲ低レベルにするために、先行システムの技術を使う
。先行システムの詳細は後述する。
〔発明が解決しようとする問題点〕
本発明の目的は、先行システムを拡張することにより、
データストリーム方式で動作するチャネル拡張装置を与
えることにある。
〔問題点を解決するための手段〕
本発明の1つの特徴に従って、データストリーム方式の
データ転送中、Xボックス及びYボックスがデータ転送
タグを低レベルにするのは、次のデータ転送タグが他方
のボックスから直列ラインを介して受は取られた時であ
る。
上で述べた部分的動作は並列バス上において最後のデ・
−夕転送タグを高レベルにとどめる。本発明の他の特徴
に従って、本発明の回路は入力直列ライン上でデータ転
送タグの休止(pause)を検出し、そしてタグシー
ケンスの終了か又は動作の中断の何れかに対応する時間
遅延の後、並列バス上のタグを低レベルにする。良好な
回路において、伝送動作はデータストリーム方式からイ
ンターロック方式へ切換えられ、そしてタグは低レベル
にされる。若し、データ転送が中断されただけならば、
回路は次にデータストリーム方式へ戻る。
〔実施例〕
序論・・・・第2図 第2図はデータチャネル12と、制御ユニット13と、
制御ユニット及びチャネルを相互接続する通常の並列バ
ス14a、14b、16a、16bとを示す。チャネル
12は普通に中央プロセッサ及び中央プロセッサメモリ
(図示せず)へ接続され、そして制御ユニット13は任
意の適当な編成で入出力装置へ接続される。入力ライン
14a114bは図面中で出力ライン16a、16bと
は独立して示されており、バスは本発明の直列リンクに
よって、添字a及びbで区別される2つの部分に分けら
れている。直列リンクはバス部分14a及び16aによ
ってチャネル12へ接続されているXボックスと、バス
部分14b及び16bによって制御ユニット13へ接続
されるYボックスと、直列入力ライン17と、直列出力
ライン18とを含む。
チャネル12はデータ処理システムに通常多く使われ多
数のチャネルを代表して示したものである。制御ユニッ
ト13も並列バス14b、1<Sbの制御ユニット端へ
接続される数個の制御ユニットを代表して示したもので
あり、そして他の制御ユニットを並列バス14a、L6
aのチャネル端へ同様に接続することが出来る。
良好なシステムにおいて、チャネル12及び制御ユニッ
ト13は直列リンクに関連して構造又は動作の変化はな
い。チャネル12は、直列リンクとは無関係に、並列バ
スの出力ライン16aに信号を乗せ、そして並列バスの
入力ライン14a上の信号を受は取る。同様に、制御ユ
ニット13は、あたかもシステムが直列リンクを持って
いないかのように、並列バスの入力ライン14bに信号
を乗せ、そして並列バスの出力ライン16b上の信号を
受は取る。
コマンド及びタグの処理・・・・第1図第1図はコマン
ド及びタグを処理するYボックスの構成を示す。Yボッ
クスは、制御ユニット力らの並列バスの入力ライン14
b上の信号を受は取り、且つ制御ユニットへの並列バス
の出力ライン16bへ信号を発生する。図面は制御ユニ
ットからのライン19上のサービスイン及びライン20
上のデータインと、制御ユニットへのライン21上のサ
ービスアウト及びライン22上のデータアウトとを示す
。入力タグのためのラッチ24及び25と、出力タグの
ためのラッチ27及び28とは、両方のバス部分14b
、16bに対するレジスタの代表である。これ等のレジ
スタはYボックスの一部であることが好ましいが、然し
、それはYボックス及び制御ユニットを含む統合ユニッ
トの一部であってもよい。直列リンクのないシステムに
おいては、ライン19.20.21及び22はチャネル
へ直結されることになろう。
このシステムにおいて、ライン21及び22へ印加され
る信号は直列フレーム30の形でXボックスからYボッ
クスに到達し、そして制御ユニットからのライン19及
び20の信号は同様に、直列フレームの形にエンコード
され、Xボックスへ送られる。
第1図は直列フレーム30のフォーマツトラ示す。フレ
ームのビット位置Oは開始ビットSである。幾つかの0
ビツトが2レームの間で伝送すれ、そして開始ピッ)S
は通常1である。次の3個のビット位置は後述する動作
のために、データアウト(011)及びサービスアウト
(010)のタグを表わすコマンドフードCOMを保持
する。データ転送の間、ビット位置4乃至11はバスア
ウト上のバイトを保持し、そして、このバイトは制御ユ
ニットへの並列バス16bのバスアウト・ラインに印加
される。ビット位置12はパリティビットPである。
デコーダ34は普通の方法でフレームのコマンドコード
COMを解読する。そして、データフレームを伴ってい
るデータアウト・タグ又はサービスアウト・タグの存在
をコマンドコードが示した時、デコーダ34はデータア
ウト上昇信号又はサービスアウト上昇信号を発生する。
後述する第4図からのライン37は、高レベルの場合は
データス) IJ−ム方式のデータ転送を表わし、低レ
ベルの場合はインターロック方式のデータ転送を表わす
入力ラッチ24及び25は、Yボックスへの並列バスの
対応タグラインが高レベルであればセットされる。これ
等のラッチは、制御ユニットが並列バス上の対応信号を
低レベルにした時に、制御ユニットによって普通にリセ
ットされる。出力ラッチ27及び28はデコーダ34か
らのライン35及び36へ接続されたセット入力を持つ
。ラッチ27又は28がセットされた時、並列バス部分
16bにおいて対応タグラインが高レベルになる。
出力ラッチ27及び28はゲート42乃至47の論理回
路網によって発生されるライン40及び41上の信号に
よりそれぞれリセットされる。インターロック方式にお
いては、論理回路網は先行システムの方法でデータ転送
タグを低レベルにする。ライン67が低レベルになり、
それがアンドゲート43及び45への入力点において反
転され、従ってゲート43及び45は、動作がデータス
トリーム方式にない時に、他の入力に応答して付勢され
る。ゲート43はラッチ25の反転出力可を受は取り、
ゲート45はラッチ24の反転出力可を受は取る。制御
ユニットがライン19上のサービスインを下げた時、ラ
ッチ24はリセットされ、そしてゲート45及び47は
ラッチ27ヘリセツト信号を送り、従ってライン21の
サービスアウトを下げる。同様に、制御ユニットがライ
ン20上のデータインを下げた時、ライナ25はリセッ
トされ、そしてゲート43及び46はラッチ28ヘリセ
ット信号を送り、これによりライン22上のデータアウ
ト全軍げる。
データストリーム方式においては、Xボックス及びYボ
ックスの各々が成るデータ転送タグを低レベルにするの
は、自身が他のデータ転送タグを高レベルにする時であ
る。ライン37が高レベルにある時(データストリーム
方式)、アンドゲート42及び44はライン36及び6
5上のデコーダ出力信号に応答するように条件付けられ
る。Yボックスがデータアウトのフレーム60を受は取
った時、デコーダ64はライン35を高レベルにする。
ケ−ト44及び47はそれによってラッチ27をリセッ
トし、かくして並列バス部分16bのライン21上のサ
ービスアウトを低レベルにする。同様にYボックスがサ
ービスアウトのフレーム60を受は取った時、デコーダ
64はライン66を高レベルにし、そしてゲート42及
び46はそれによってラッチ28をリセットし、かくし
て並列バス部分16bのライン22上のデータアウトを
低レベルにする。
第1図はまた、ライン65及び66へ接続されたインバ
ータ38及び39を示し、それ等は第4図に示されたラ
イン52及び53上にサービスアウト上昇及びデータア
ウト上昇の反転信号をそれぞれ発生する。
Xボックス Xボックスは第5図のところで説明するけれども、並列
バス及び直列リンクとの接続関係を除くと、基本的には
Yボックスと同じである。例えば、Yボックスにおいて
は、ライン19(サービスイン)及びライン20(デー
タイン)は第2図の並列バス部分14bの一部である。
Yボックスはサービスイン(010)又はデータイン(
011)のコマンドコードOOMを有する直列フレーム
を形ft、 I、 テxボックスへ送り、Xボックスで
はf−ビスイン又はデータインに対応する信号がデコー
ダの出力に現われる。Xボックスはコマンドコードを解
読して、チャネルへの並列バス部分14aに適切な信号
を乗せる。後に、Xボックスは並列バス上のタグを低レ
ベルにスル。
逆に、Xボックスはサービスアラ) (010)又はデ
ータアウト(011)のフレームをYボックスに送り、
Yボックスはバス部分16bのバスアウト・ライン上に
データを乗せ、且つバス部分16bのライン21又は2
2上に適当なタグを乗せる。
データストリーム方式の付勢・・・・第3図装置及びシ
ステムによってはインターロック方式でのみ動作するも
のがある。手操作のスイッチ58は、データストリーム
方式を減勢するための端子60と、データストリーム方
式又はインターロック(DC工)方式の何れかを付勢す
るための端子61との間で切換えられる。スイッチ58
が図示の位置にあるとライン66が低レベルになるため
、オアインバータゲート64は他方の入力に応答するよ
うに条件付けられる。その結果、ライン57上のデータ
ス) IJ−ム方式維持信号が上昇又は降下する。
第3図の回路において、ラッチ66のセット人力S及び
リセット人力Rは抵抗器を介して、1の論理レベルを表
わす高電位を受は取る。図面中の片羽根の矢印は、ラッ
チが低レベルに応答スルコとを表わし、抵抗器により発
生された1つのレベルはラッチの状態に影響を及ぼさな
い。手操作スイッチ58はラッチをセット又はリセット
するため接地電位へラッチ入力を接続する。
データス) IJ−ム方式の検出・・・・第3図データ
ストリーム方式がスイッチ58により付勢されると、制
御ユニットはデータ転送の動作モードを設定する(何れ
の方向にも)。制御ユニットは最初のデータ転送のため
にデータインを上昇することによって、データストリー
ム方式のデータ転送の信号を生ずる。次に制御ユニット
は第2のデータ転送のためにサービスインを上昇し、そ
して後続するデータ転送のために、データイン及びサー
ビスインを交互に上昇する。若し制御ユニットが最初に
サービスインを上昇したとすると、チャネルと制御ユニ
ットはインターロック方式で動作する(チャネル及び制
御ユニットは、若し制御ユニットがサービスインのタグ
のみを使うとすれば第1のインターロック方式で動作し
、若し制御ユニットがサービスインを上昇し、次にデー
タイン及びサービスインを交互に上昇するならば、第2
のインターロック方式で動作する。然しなから、この区
別は第3図の回路においては重要ではない。)。
これ等のタグ順序を検出するために、ラッチ70及び7
1が接続されている。ラッチ71がセットされると、ラ
イン57上にルベルのデータストリーム方式維持信号を
発生する。後で述べられるように、ラッチ70はデータ
転送の開始時にセットされ、そしてラッチ71はデータ
転送の開始時にリセットされる。ラッチ70がセットさ
れている状態は、データインによってラッチ71をリセ
ットさせる。ラッチ70はサービスインの最初の上昇で
リセットされ、そしてラッチ71は、データインがサー
ビスインの前に上昇しなければセットされない。
この特定の回路において、ラッチ70は、ライン54上
のステータスインを受は取るために、インバータ77の
出力ライン75に接続されたプリセット入力を持ってい
る。ラッチ70は、ステータスインがデータ転送の開始
時に上昇した時、プリセットされる(ラッチ70はラッ
チの他の入力とは無関係に、そのプリセット入力点での
低レベルによりセットされる。)。ラッチ70のデータ
入力りは0論理レベルを表わすグランドへ接続される。
ライン19上のサービスインを受は取るように、ラッチ
70のクロック入力が接続され、そしてランチ70はサ
ービスインが上昇した時にリセットされる。従って、ラ
ッチ70のQ出力はデータ転送の開始時から、サービス
インの最初の上昇まで高レベルにアル。
ラッチ71の反転されたクリア人力OLRはオアゲート
79及びアンドゲート80を介してラッチ7QのQ出力
へ接続されている。ライン73上のアンドゲート80の
出力が低レベルである間は、ラッチ71はリセットに保
たれる(ラッチのクリア人力OLRはそのラッチの他の
入力に関係なくラッチをリセットにする。)。ライン7
3が低レベルである時、ラッチ71はリセットであり、
ライン73が高レベルである時、ラッチ71はセット可
能である。ラッチ71をセットさせる゛ための論理条件
は、ステータスインが低レベルでア11)且つラッチ7
0又は71がセットされていることである。従って、ラ
ッチ71はステータスインの上昇でリセットされる。ま
た、ラッチ71はステータスインの降下から、サービス
インの上昇によるランチ70のリセットまでの時間中で
セットすることが出来る。
ライン2Q上のデータインを受は取るように、ラッチ7
1のクロック入力が接続されており、そして、ステータ
スインの降下とサービスインの最初の上昇との間の時間
でデータインに応答してラッチ71をセットさせるよう
に、ラッチ71のクリア入力OLRがラッチ71のQ出
力へ接続されている。
データ転送がデータストリーム方式で行われ且つラッチ
71がセットされている時、若し、データストリーム方
式を知らせるため、サービスインが上昇する前にデータ
インが上昇したならば、ラッチ70は前のステータスイ
ンの上昇によってセットされ、そしてライン71はデー
タインの上昇でセットする。ラッチ71のQ出力はオア
ゲート79へ接続されているので、ラッチ71がデータ
インの上昇でセットした時に、ラッチ71は、サービス
インがその後上昇したときのランチ70の出力の降下と
無関係にセット状態にとどまる。その結果、若し、デー
タインの前にサービスインが上昇したならば、ラッチ7
1はライン73上の信号の降下によってリセットされ、
データインの上昇には応答しない。
データ転送タグの検出・・・・第4図 ライン57上のデータストリーム方式維持信号はデータ
ス) IJ−ム方式におけるデータ転送中、高レベルに
とどまる。反対に、第4図の回路は、データ転送におい
て、最後のタグを降下すべき時にライン67を低レベル
にする。第4図の回路はライン57上のデータス) I
J−ム方式維持信号を受は取り、そして第1図で説明さ
れたライン37上のデータストリーム方式信号を発生す
る。第4図の回路は、データス) IJ−ム方式信号が
ライン37上で降下される時間を制御するのに使われる
他の信号を受は取る。第4図の回路はYボックス内にの
み設けられる。
否定オアゲート83はライン52上のサービスアウト上
昇否定信号及びライン56上のデータアウト上昇否定信
号を受は取る。ゲート86への入力は反転され、そして
ゲート83はサービスアウト上昇及びデータアウト上昇
の論理オアの結果を発生する。データストIJ−ム方式
において、サービスアウト上昇信号及びデータアウト上
昇信号は交互に上昇及び降下し、そして各データ転送期
間中ニパルスがゲート83の出力に現われる(データ転
送が停止された時、ラインが高レベル又は低レベルにと
どまっていることがあるため、パルスが必要とされる。
)。第3図からのライン57上のデータストリーム方式
維持信号は、ゲート86の出力をラッチ85へ送るよう
にアンドゲート84を付勢する。ラッチ85は、再トリ
ガしうる普通のシングルショット回路を構成するように
抵抗86及び容量87が接続されている。データストリ
ーム方式維持信号及びゲー ト86の出力信号はラッチ
85をセットし、これによりラッチの+DB力を上昇し
、且つそのタイミング周期を再開始する。
オアゲート88はラッチ85のQ出力をデータストリー
ム方式信号としてライン37へ送り出す。
若し、直列ライン上のデータアウトのフレーム及びサー
ビスアウトのフレームのシーケンスが可成りの時間の間
、停止したならば、ラッチ85は時間切れになり、その
Q出力を低レベルにし、回出力を高レベルにする。良好
な実施例において、データ転送は約88ナノ秒を要し、
ラッチ85は約5マイクロ秒の後、リセットするよう調
時されている。より一般的な観点から言えば、ラッチ8
5はデータ転送タグの順序が実質的に毀れない間はセッ
トされており、そしてラッチ85はデータ転送タグ順序
の終了に対応する時間の後にリセットされるか、又は後
述されるデータ転送タグ順序の中、断に対応する時間の
後にリセットされる。
最後のアウト・タグを低レベルにする動作データ転送を
開始する前に、チャネルは、初期選択と称される、制御
ユニットとの情報交換を遂行する。初期選択の終りにお
いて、制御ユニットはバスイン上にステータスバイトを
乗せ、そしてライン54上のステータスインを高レベル
にし、そして次に、チャネルはライン36上に現われる
サービスアウトを高レベルにする。次に、制御ユニット
はステータスインを低レベルにし、そしてチャネルはサ
ービスアウトを低レベルにする。次に制御ユニットは、
既に述べられたように、サービスイン又はデータインを
高レベルにする。チャネル及び制御ユニットの何れか一
方がデータバイトを持つデータ転送フレームを送り、他
方はピット位置4乃至12に有効なデータなしで対応す
るフレームを送る。
チャネルが最後のアウト・タグを送った時、xボックス
はYボックスへ直列フレームを送り、そしてYボックス
は既に述べた態様で並列バス上のタグライン21又は2
2(第1図)を高レベルにする。タグはそれ自身によっ
て最後のタグであることを同定しえない。この例では、
データ転送は完了してしまったし、そして制御ユニット
はイン・タグを高レベルにしない。その結果、第1図に
おいて、ラッチ27又は28はセットにとどまり、且つ
アウト・タグは並列バス部分16bのライン21又は2
2上で高レベルにとどまる。第4図の回路において、ラ
ッチ85は、最後のアウト・タクカ低レベルになり、且
つライン67が低レベルになった後、時間切れになる。
ライン67の降下は第1図の回路をインターロック方式
の動作へ復帰し、そしてデータ転送のアウト・タグのた
めのラッチ27及び28は既に述べた態様でリセットパ
ルスを受は取る。データ転送は後述されるように、後で
続行することが出来るし、或は制御ユニットはバスイン
上にその終了ステータスインき且つステータスインを上
昇することによりデータ転送を完了することも出来る。
ステータスインに応答して、ラッチ70はリセットされ
、そしてラッチ71もリセットされて、ライン3Z上の
データストリーム方式維持信号を0レベルにする。
サプレスアウトによる動作・・・・第4図チャネルはサ
プレスアウトと呼ばれるタグを高レベルにすることによ
って一時的に入出力動作を停止することが出来る(サプ
レスアウトはコマンドコードOoO或は001を持つフ
レームとじて送られるか、又はコマンドフード100及
びセットされたビット9を持つタグフレームとして送う
レル。)。サプレスアウトに応答して、制御ユニットは
データ転送イン・タグの発生を停止し、第4図のラッチ
85は時間切れになり、そして既に述べたように、ライ
ン67上のデータストリーム方式信号を低レベルにする
。第1図の回路において、データストリーム方式信号は
降下し、そしてアウト・タグは既に述べた態様で低レベ
ルになる。
次に、第4図の回路はデータ転送の続行のためにライン
67のレベルを上昇する。
アンドゲート90は、データ転送アウト・タグの順序の
終りにおいてその出力を上昇するため、信号、データス
トリーム方式維持信号と、ラッチ85の互出力とに応答
する。アンドゲート90の出力はランチ91のプリセッ
ト入力PRへ接続され、そしてこの信号が低レベルにあ
る間に、ラッチ91はプリセットされる。ラッチ91の
互出力はオアゲート88の一方の入力であり、ラッチ9
1がセットされた時、低レベルになる。従ってラッチ8
5がリセットされた後にランチ91がセットされた時、
ライン3Z上のデータストリーム方式信号は低レベルに
なる。
ケ−) 93及び94はコマンドアウトと、第1図のラ
イン21及び22からのデータアウト及びサービスアウ
トとを受取る3人力オアインバータ回路を形成する。コ
マンドアウトは説明中の動作の間低レベルにある。これ
については後述する。
サービスアウト及びデータアウトが降下された時、ゲー
ト94の出力は上昇し、ラッチ91はリセットされ、そ
してライン3Z上のデータストリーム方式信号は上昇す
る。
ライン57上のデータストリーム方式維持信号がデータ
ストリーム方式でのデータ転送の終了の時点で降下した
時、アンドゲート90の出力は降下しラッチ91はセッ
トされ、そしてライン3Z上のデータストリーム方式信
号は降下する。
チャネルは、コマンドアウトを上昇することによって、
データ転送タグの1つに代って、データ転送を終了する
ことが出来る。この場合、ラッチ85は時間切れになり
、データストリーム方式信号は既に述べた態様で降下す
る。然しなから、コマンドアウトの高レベルはランチ9
1がリセットされるのを阻止して、動作は終了シーケン
スを処理するために、インターロック方式にとどまる。
最後のイン・タグを低レベルにすること・・第5回合ま
での説明において、Xボックスは第1図及び第3図の直
接の相手であるように仮定されていた。既に説明された
ように、Xボックスは第4図の回路を持たない。制御ユ
ニット及びYボックスからの最後のイン・タグは第5図
の回路及びその回路動作により降下される。
第5図は、第1図の参照数字にダッシュを付した多くの
参照数字を含んでいるが、それ等は第1図の素子と比較
して説明上対応するが、然し同じでない素子を示してい
る。例えば、第1図のラッチ25はチャネルからの並列
バス上のタグラインにデータインを受は取るが、第5図
のラッチ25はチャネルからの対応するタグラインにデ
ータアウトを受は取る。
チャネルはコマンドアウトを高レベルにスルことによっ
て、動作を終了(例えばチャネルが制御ユニットから所
望の数のバイトを受は取った時)又は休止(例えば次の
チャ、ネル制御ワードを取り出す時)することが出来る
。既に説明された態様で、Yボックス中のライン37は
低レベルにされるが、然し、第5図のXボックス中のラ
イン57は高レベルにとどまる。並列バス及び直列ライ
ン上にあるデータ転送タグはチャネル及び制御ユニット
へ伝播され、そして付加的なタグがこれ等のタグを確認
するために送られる。データ転送の終了において、制御
ユニットはYボックスへの並列バス上にステータスイン
を乗せ、YボックスはXボックスへ直列フレームを送り
、そしてデコーダ64′の出力のライン95は上昇する
。第5図の回路は適切な時刻にランチ98をセットし、
そしてチャネルへのステータスインを高レベルにする。
第3図の回路において、ステータスインの上昇は、既に
述べた態様で、データス) IJ−ム方式維持信号を降
下させる。第5図において、データス) IJ−ム方式
維持信号は第1図の説明で述べられたように、ラッチ2
7′又は28′をリセットする。次に、チャネルはその
通常動作部分として、ライン19′又は20′にあるタ
グを低レベルにする。第5図において、アンドゲート9
7及びオアゲート96はラッチ98をセットするよう協
力して、チャネルへのステータスインを適正な順序で上
昇する。
〔発明の効果〕
以上説明してきたように、本発明は、チャネルや制御ユ
ニットに本質的な変更を加えることなく、簡単な構成で
並列データ伝送路を直列データ伝送路に拡張することが
出来、長い並列伝送路における信号のスキューの問題を
解決することが出来る。
【図面の簡単な説明】
第1図は直列フレーム及び並列バスの間を変換するため
のYボックス中の装置を示す図、第2図は従来の直列チ
ャネル拡張装置のブロック図、第3図はデータストリー
ム方式でのデータ転送を表わすタグ順序を検出する゛回
路の模式図、第4図は並列バス上の最後のタグを降下す
るためにデータストリーム方式を切り換える回路の模式
図、第5図は直列フレーム及び並列バスの間を変換する
ためのXボックス中の装置を示す図である。    。 12・・・・チャネル、13・・・・制御ユニット、3
0゜31′・・・・直列フレーム。

Claims (1)

  1. 【特許請求の範囲】 対になつたタグを使用してデータストリーム方式又はイ
    ンターロック方式でデータ転送を行うチャネル及び制御
    ユニットのためのチャネル拡張装置にして、 データ転送が前記データストリーム方式及び前記インタ
    ーロック方式の何れで行われているかを検出する手段と
    、 データストリーム方式において作動可能であり、第1の
    タグの受信に応答して第2のタグを低レベルにする手段
    と、 データストリーム方式において作動可能であり、最後の
    タグを低レベルにする手段と、 を具備するチャネル拡張装置。
JP60204601A 1985-02-11 1985-09-18 チヤネル拡張装置 Granted JPS61187057A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US700355 1985-02-11
US06/700,355 US4712176A (en) 1985-02-11 1985-02-11 Serial channel interface with method and apparatus for handling data streaming and data interlocked modes of data transfer

Publications (2)

Publication Number Publication Date
JPS61187057A true JPS61187057A (ja) 1986-08-20
JPH0426508B2 JPH0426508B2 (ja) 1992-05-07

Family

ID=24813189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60204601A Granted JPS61187057A (ja) 1985-02-11 1985-09-18 チヤネル拡張装置

Country Status (4)

Country Link
US (1) US4712176A (ja)
EP (1) EP0191334B1 (ja)
JP (1) JPS61187057A (ja)
DE (1) DE3678309D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023829A (en) * 1987-09-11 1991-06-11 Hitachi, Ltd. Data transfer system having a channel adapter with varying data transfer lengths
JPH03206539A (ja) * 1989-04-28 1991-09-09 Internatl Business Mach Corp <Ibm> イン・タグ・バッファ装置及びデータ転送方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816891B2 (ja) * 1985-10-01 1996-02-21 株式会社日立製作所 チヤネルシステム
US5077656A (en) * 1986-03-20 1991-12-31 Channelnet Corporation CPU channel to control unit extender
JPS62251951A (ja) * 1986-04-22 1987-11-02 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション デ−タ処理システム
DE3788721T2 (de) * 1986-10-17 1994-06-09 Fujitsu Ltd Datenübertragungssystem mit übertragunsdiskriminierungsschaltung.
US4939735A (en) * 1988-07-21 1990-07-03 International Business Machines Corporation Information handling system having serial channel to control unit link
US5333271A (en) * 1989-04-28 1994-07-26 International Business Machines Corporation Methods and apparatus for performing data chaining in data streaming mode through a channel extender
DE69028462T2 (de) * 1989-08-11 1997-03-27 Ibm Vorrichtung zur Verbindung von einer Steuereinheit mit parallelem Bus mit einem Kanal mit serieller Verbindung
EP0412269A3 (en) * 1989-08-11 1992-02-26 International Business Machines Corporation Channel and extender unit operable with byte mode or non-byte mode control units
US6240496B1 (en) 1989-11-24 2001-05-29 Hyundai Electronics America Architecture and configuring method for a computer expansion board
GB9011700D0 (en) * 1990-05-25 1990-07-18 Inmos Ltd Communication interface
JP2744865B2 (ja) * 1991-04-30 1998-04-28 インターナショナル・ビジネス・マシーンズ・コーポレイション シリアルチャネルアダプタ
JP2519860B2 (ja) * 1991-09-16 1996-07-31 インターナショナル・ビジネス・マシーンズ・コーポレイション バ―ストデ―タ転送装置および方法
EP0542087A3 (en) * 1991-11-10 1997-12-29 Hewlett-Packard Company Method and apparatus for efficient serialized transmission of handshake signal on a digital bus
US6094700A (en) * 1998-03-13 2000-07-25 Compaq Computer Corporation Serial bus system for sending multiple frames of unique data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181938A (en) * 1975-10-15 1980-01-01 Tokyo Shibaura Electric Co., Ltd. Processor device
JPS57113162A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd High-speed external storage device
US4534011A (en) * 1982-02-02 1985-08-06 International Business Machines Corporation Peripheral attachment interface for I/O controller having cycle steal and off-line modes
DE3239997C1 (de) * 1982-10-28 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Verfahren und Anordnung zur Durchfuehrung von kontinuierlichen Datentransfers bei der Ausfuehrung von Ein-/Ausgabeoperationen ueber Selektor- oder Blockmultiplexkanaele des Ein-/Ausgabewerkes einer Datenverarbeitungsanlage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023829A (en) * 1987-09-11 1991-06-11 Hitachi, Ltd. Data transfer system having a channel adapter with varying data transfer lengths
JPH03206539A (ja) * 1989-04-28 1991-09-09 Internatl Business Mach Corp <Ibm> イン・タグ・バッファ装置及びデータ転送方法

Also Published As

Publication number Publication date
JPH0426508B2 (ja) 1992-05-07
EP0191334A2 (en) 1986-08-20
EP0191334B1 (en) 1991-03-27
EP0191334A3 (en) 1988-03-23
US4712176A (en) 1987-12-08
DE3678309D1 (de) 1991-05-02

Similar Documents

Publication Publication Date Title
JPS61187057A (ja) チヤネル拡張装置
US5758073A (en) Serial interface between DSP and analog front-end device
US4264954A (en) Distributed function communication system for remote devices
JP2886173B2 (ja) アダプタ
US4631666A (en) Data transfer network for variable protocol management
US4494194A (en) Line support processor for data transfer system
US5748684A (en) Resynchronization of a synchronous serial interface
EP0378426B1 (en) Data transfer using bus address lines
EP0412268A2 (en) Apparatus for interconnecting a control unit having a parallel bus with a channel having a serial link
US5159684A (en) Data communication interface integrated circuit with data-echoing and non-echoing communication modes
US5428763A (en) Digital data apparatus for transferring data between a byte-wide digital data bus and a four byte-wide digital data bus
JPH076130A (ja) Fifoのデータ速度適合のための方法ならびにその装置
JPS6043767A (ja) インタ−フエ−ス回路
JPS61500824A (ja) 通信インタ−フェイス
US5128666A (en) Protocol and apparatus for a control link between a control unit and several devices
US4365296A (en) System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system
JPS62251951A (ja) デ−タ処理システム
JPS58119028A (ja) 入出力装置接続方式
JPS63228856A (ja) 通信制御装置
JPS5928745A (ja) 情報転送方式
EP0609082A1 (en) Information transfer in a data processing system
CN114925013A (zh) 一种基于cpld的i2c信号透传方法、设备及介质
JPS60196036A (ja) 遠隔制御出力分岐装置
JPS61115158A (ja) 入出力インタ−フエイス制御方式
JPH1174893A (ja) データ通信装置およびその通信方法