JPH03206539A - イン・タグ・バッファ装置及びデータ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、一般には、直列データ交換リンクを支配する
周辺制御装置へのチャネルを介して、プロセッサと遠隔
周辺装置の間でデータが通信される、情報処理システム
に関する。より詳しくは、本発明は、前記直列リンクの
長さがチャネル・エクステンダを用いて増加され、デー
タ連鎖がデータ転送のデータ・ストリーム方式を使用し
て実施される情報処理システムに関する。

Ｂ．従来の技術及び課題 プロセッサ・チャネルと周辺装置との間で直列−６− データ伝送リンクを通ってデータ伝送する情報処理シス
テムは、多数知られている。これらのシステムでは、プ
ロセッサと周辺装置とを分離できる距離を大きくするた
めに、チャネル・エクステンダがよく使用される。この
ようなシステムの１つが、米国特許第４７１２１７６号
明細書に記載されているが、これは本発明として本出願
人に譲渡されており、これを引用して本明細書に編入し
た。

前記特許に従って、直列リンクを通るデータ転送は、「
タグ」と呼ぶ制御線、詳しくはタグ「サービス・イン」
、「サービス・アウト」、及び「データ・アウト」で制
御する。このことは前記特許に記載された通りである。

データ転送タグと総称されるこれらのタグは、データ転
送の進行を制御するいくつかの所定シーケンスの１つに
、上げ／下げされている。転送される実際のデータは、
引用特許においては、（プロセッサの方へ転送されるデ
ータに対しては）「バス・インコ、また（周辺装置に転
送されるデータに対しては）「バス・アウト」と呼ぶバ
ス上で送られる。

引用特許に記載された１つのインタフェース上のデータ
転送は、各種装置に適切なさまざまの速度で行なわれ、
最も単純な場合には、２つのデータ転送タグ、「サービ
ス・アウト」及び「サービス・イン」により速度が制御
される。これらの信号は、次のような順序でのみ変更さ
れるという要件によりインタロックされている。すなわ
ち、制御装置は「サービス・イン」を上げ、チャネルは
「サービス・アウト」を上げ、制御装置は「サービス・
イン」を落し、チャネルは「サービス・アウト」を落す
。この手順は一般にノ＼ンドシエーキング（握手）と呼
ばれる。インクロックされた方式は、直流インタロック
方式とも呼ばれる。

第４７１２１７８号特許に記載された別のデータ転送方
式は、データ・ストリームである。この方式では、チャ
ネルまたは制御装置は、所定時間だけデータ転送タグを
上げ、次に、受信構成要素による応答を待たずそのタグ
を落す。受信局は、インタロック方式の場合のようにデ
ータ転送タグを送信するが、そのタグは、対応するタグ
の落下を待たずに、その対応するタグの上昇時に送信さ
れるということだけが異なる。タグはカウントされ、送
信タグ数が受信タグ数に等しいことをチエ・ソクする。

前記データ・ストリーム方式を用いて、制御装置とデー
タをやりとりする従来の入出力チャネルでは、最少チャ
ネル・コマンド語（ＣＣＷ）バイト・カウント制限が、
特に「データ連鎖」動作を実行する場合にはある。

データ連鎖は、単一ＣＣＷ内で複数データ・ブロックを
転送できる能力をもたらす。データ連鎖ストリングの最
初のＣＣＷは、制御装置コマンド（たとえば、読取り、
または書込み）、データ・アドレス、及びバイト・カウ
ントをもつ。データ連鎖内のＣＣＷの残り部分は、コマ
ンドを持たないが、データ・アドレスとバイト・カウン
トをもつ。この特徴により、単一制御装置コマンドによ
るデータ転送が、読取り動作中に主記憶内の複数場所に
分散され、書込み動作中に主記憶内の複数場所から収集
されることが可能となる。制御装置−　９　− は、データ連鎖したＣＣＷの全ストリングについてただ
１つのコマンドを受信するので、データ連鎖が行なわれ
ていることはわからない。読取り動作の場合には、１つ
のＣＣＷから受信されたデータは、そのストリング内の
次のＣＣＷを主記憶からフェッチできる前に主記憶内に
記憶されるべきであるという点で、データ連鎖動作はイ
ンタロックされている。データとＣＣＷはともに同じメ
モリ（主記憶）内に存在するので、インタロックによっ
て、１つのＣＣＷで受信されたデータは次のデータ連鎖
ＣＣＷを変更できることになる。このインタロックは、
データ転送スループットを減少させる。

ｌつのＣＣＷについてのデータの最終バイトの記憶から
次のＣＣＷのフェッチまでは比較的長い時間を要するの
で、チャネルは、この期間中、制御装置からデータ転送
を絞る方法を必要とする。

チャネルのデータ転送を絞る能力は、そのチャネルが、
制御装置にどのように応答するかを決定するのに必要な
新しいＣＣＷバイト・カウントを有−１〇一 することを保証する。ＣＣＷバイト・カウントが０でな
い場合は、チャネルは「サービス・アウト」、または「
データ・アウト」により、制御装置に応答する。ストリ
ングの最終ＣＣＷのバイト・カウントが０に近づくと、
チャネルは「停止」コマンドによって制御装置要求に応
答でき（引用特許では、「コマンド・アウト」を上げる
ことにより、と記載されたように）、何バイトがチャネ
ルにより転送されたかを制御装置に知らせることができ
る。

データ連鎖読取り動作中には、チャネルは制御装置から
の要求に応答することになり、同時に次のＣＣＷをフェ
ッチしている、という状態がある。

この場合は、チャネルは、ストリング中のすべてのＣＣ
Ｗバイト・カウントの合計より大きいバイトを受け入れ
てもよい。チャネルがこの条件を検出すると、「連鎖チ
ェック」標識は、読取り動作が失敗したことを示す状況
ワードにセットされる。

ＤＣインタロック型データ転送を使用する場合、データ
転送の抑制には２つの機構があり、いずれの機構も１バ
イト内でデータ転送を停止することができる。したがっ
て、ＤＣインタロック方式では、最少データ連鎖ＣＣＷ
バイト・カウントは１になりうる。

第１の絞り機構によって、チャネルは制御装置要求（サ
ービス・イン及びデータ・イン）への応答を簡単に停止
でき、同時に、現行ＣＣＷ用のデータを記憶し、次のＣ
ＣＷをフェッチする。制御装置は、ＤＣインタロック方
式にあるため、現在要求に対して応答が受信されるまで
、チャネルに別の要求を送らない。カウント制御は常に
維持されている。バイト多重チャネルは、一般にこの機
構を用いる。

第２の機構は、引用特許に記載された「サプレス・アウ
ト」・タグのような機構による「サプレス・データ制御
」である。データ転送中、チャネルはＣＣＷの最終バイ
トに応答するので、「サプレス・アウト」・インタフェ
ース線を上げることができる。制御装置は、１バイト内
でデータ転送を停止しなければならない。この場合、チ
ャネルはこの要求に応答してよく、制御装置は、「サプ
レス・アウトｊ線が落ちるまで、さらに要求を出すこと
はない。最小許容連鎖ＣＣＷカウントは１であるから、
チャネルは、制御装置から余分の１バイトを受け取って
も、カウント制御を持ちつづける。

これらの２つの機構によって、チャネル・プログラムは
、１の読取りデータ連鎖ＣＣＷバイト・カウントで書き
込まれることができる。バッファされた制御装置がある
ため、これらのプログラムがデータ・オーバランまたは
連鎖のチェックを生じさせることはない。

しかし、データ・ストリーム方式では、制御装置は、さ
らに要求を出す前に、チャネルからの応答を待つよう要
求されない。この方式はインタロックされていない。し
たがって、同時に入出力インタフェース・ケーブル（光
ファイバを含む）上で、複数要求（「サービス・イン」
、及び「データ・インコのタグ）、及び複数応答（「サ
ービス・アウト」、「データ・アウト」、及び「コマン
ド・１３− アウト」のタグ）があってもよい。インタフェース上の
要求と応答の数は「飛行中バイト」と呼ばれ、これは、
データ速度、及びインタフェース及び光ケーブルのその
時に測定された見かけの長さによって決定される。この
数は、チャネル・エクステンダがインタフェース・ケー
ブルの一部分であるときに、きわめて多くなる。たとえ
ば、２ｋｍの長さで毎秒１メガバイトで動作している制
御装置を接続した市販のＩＢＭ３０４４チャネル・エク
ステンダでは、「飛行中バイト」の数は約２４である。

同じ長さで毎秒４．５メガバイトで動作する改良チャネ
ル・エクステンダでは、この数は約９５に増加する。

データ連鎖最少バイト・カウント制限は、「飛行中バイ
ト」の数に直接関係する。ＤＣインタロック方式につい
て説明された絞り機構はいずれもチャネル・カウント制
御を維持することができない。

チャネルが要求に応答して停止する第１の機構は、デー
タ・ストリーム方式では常にデータ・オーバランを生ず
る。従来のチャネルでは、応答は常に−１４− 即時に行なわれる。チャネルが要求に返答できない唯一
の場合は、チャネル・バッファが一杯または空の状態が
存在する時である。この条件が存在する時に従来チャネ
ルが要求を受信する場合には、制御装置からの追加の要
求に対する応答をすべて停止する。制御装置は、チャネ
ルが停止したことを検出し、「ステータス・イン」を上
げ、結果的にオーバランを知らせる。この劇的な活動は
、「飛行中バイト」の損失を防止するために必要であり
、これによってデータの保全が保証される。

しかし、第２の機構（サプレス・データ・コントロール
）は、データ・ストリーム方式で使用できるが、「サプ
レス・アウト」は、「飛行中バイト」が理由で、１バイ
ト内のデータ転送を停止することができない。チャネル
は、「飛行中バイト」の数を知らず、次のＣＣＷをフェ
ッチできる前に、ＣＣＷに対するすべてのデータを受信
しなければならない。一度「サプレス・アウト」が上げ
られると、すべての「飛行中バイト」はチャネルにより
応答されなければならない。これらのパイトが応答され
ている間は、チャネルは、次のＣＣＷのフェッチで忙し
いので、カウント管理を行なわない。チャネルが最終的
にそのＣＣＷを受信すると、バッファ・スペースより大
きいバイトを受信した場合、またはそのストリング内の
全ＣＣＷバイト・カウントの合計がチャネルによって受
信されたバイト数より少ない場合は、連鎖チェックが行
なわれる。いずれや場合のいずれでも、チャネル・ズロ
グラムは、たとえＣＣＷバイト・カウントが比較的大き
くても、データ・ストリーム方式においては稼働しない
。

たとえば、プロセッサ・チャネルと周辺機器制御装置の
間の距離を、最新システムで課せられた０．５ｋｍ未満
の分離制限に対して、数ｋｍ（たとえば、１、２、また
は３ｋｍ）にしたい場合、チャネル・エクステンダによ
りデータ・ストリーム方式でデータ連鎖化を実施できる
情報処理システムをもつことが望ましい。

さらに、データ・オーバラン、連鎖チェック、または延
長リンク上で飛行中のデータまたはデー夕転送に対する
要求の結果として生ずる周辺機器制御装置が出すエラー
の危険なしに、この目的を達成できることが望ましい。

Ｃ．発明の概要及び解決課題 本発明に従って、飛行中にバイトまたはタグを損失する
ことなく、チャネル・エクステンダを介してデータ・ス
トリーム方式でのデータ連鎖化を容易にする情報処理シ
ステムを説明する。本発明は、飛行中のバイト（及び関
連データ転送タグ）を捕捉するための第１手段、データ
送出またはデータ要求を停止するためにプロセッサ・チ
ャネルが周辺機器制御装置に信号を送る時点から、周辺
機器制御装置が前記データまたは要求送出の停止を認識
する時点まで、すべての捕捉バイト及びデータ・タグを
記憶及び維持するための第２手段、及び記憶データ及び
タグをプロセッサ管理下でプロセッサに続いて出力する
ための第３手段、の組合せを利用する。

本発明の目的は、プロセッサ・チャネルと周辺機器制御
装置の間の距離がＩｋｍを超えることの−１７− できるチャネル・エクステンダにより、データ・ストリ
ーム方式でデータ連鎖化を実施できる情報処理システム
を実現することである。

本発明の別の目的は、データ・オーバラン、連鎖チェッ
ク、または延長リンクを介するデータ転送に直接関係し
た周辺機器制御装置の出すエラーの危険性なしで、この
目的を達成する情報処理システムを提供することである
。

ここに記載する方法及び装置は、チャネルにＣＣＷバイ
ト・カウント制御がない場合に、以後「イン・タグ・バ
ッファリング」と呼ぶものを実施する能力、すなわち制
御装置からの要求（「サービス・イン」、「データ・イ
ン」、及び「バス・イン」の内容）を記憶できる能力を
特徴とする。

記憶された要求は、チャネルが次のＣＣＷをフェツチし
た場合に再生され、このＣＣＷのバイト・カウントは制
御下に置かれる。以後”ＩＴＢ″と呼ぶイン・タグ・バ
ッファリング・ハードウェア構造は、たとえば、チャネ
ル内に置くことができ、あるいは、本発明の好ましい実
施例では、引用特−１８ 許に記載された型式のエクステンダ・ボックス内の直列
リンクのチャネル末端に置くことができる。

いずれの場合も、バッファリング・ハードウェアは本質
的に同じ構造をもつ。

本発明の以上の目的及びその他の目的及び特徴は、以下
の詳細な説明及び付属図面を考察すれば当業者に明らか
になるはずである。全図面を通して同じ参照名称は同じ
特徴のものを表している。

Ｄ．実施例 第１図は、本発明の教示に従ってＩＴＢ機能を組み込ん
だ情報処理システムを示している。周辺装置１００は、
周辺機器制御装置１ｏ１、標準７゜ＯＥＭＩ”インタフ
ェース１０２、「エクステンダＹボックスＪ１０３、直
列リンク１０４、「エクステンダＸボックスＪ　１０５
　（この中では、本発明の好ましい実施例に従ってＩＴ
Ｂ機能が実現されている）、ＯＥＭＩインタフェース１
０６、及びプロセッサ・チャネル１０７の組合せにより
、プロセッサ１２０に結合されている。

プロセッサ１２０から出発して、データ（及び制御タグ
）がシステム内をどのように流れるかについては、プロ
セッサ１２０はチャネル１０７に結合しており、チャネ
ル１０７内のドライバ１２１はインタフェース１０６と
並行してデータを駆動し、エクステンダＸボックス１０
５内の受信装置１２２がそのデータを受け取り、そのデ
ータは並直列変換器１２３により直列化され、つづいて
送信装置１２４により直列リンク１０４に送信され、受
信装置１２５はエクステンダＹボックス１０３において
直列リンクからデータをとり、データは次に（直並列変
換器１２６で）直並列変換され、さらに（並行して）イ
ンタフェース１０２上に（ドライバ１２７で）駆動され
制御装置１０１の受信装置１２８に入ることがわかる。

最後に、並行データは、制御装置１０１から周辺装置１
００に提供される。

周辺装置１００からプロセッサ１２０へ伝送する場合も
同じ事象パターンが起きるが、工ＴＢ機能の実現のため
の装置１８９を含めるためのエクステンダ１０５が示さ
れている点が異なっている。

装置１９９は、直並列変換器１５０とドライバ１５１の
間に示されている。

ここで使用する約束は、プロセッサに向かって流れるデ
ータ及びタグを「インコ方向に流れると言い、逆に、周
辺装置に向かって流れるデータ及びタグを「アウト」方
向に流れると言うことである。ＩＴＢ１９９は、第１図
では「イソ」ストリームに位置するように図示され、後
で判るように、プロセッサ１２０に向かって流れるイン
・タグ及びデータをバッファするために使用されている
。

第１図に示す各ブロック及び適合するデータ転送プロト
コルは、引用特許に説明されているので、ここではこれ
以上は説明しない。

第２図は、第Ｉ図に示した情報処理システムにおけるＩ
ＴＢ機能を実現するための好ましい方法を示す機能ブロ
ック図である。以後の本文で設定されるＩＴＢの機能説
明をフォローするために、第１図と第２図の両方を参照
されたい。

本発明の好ましい実施例によれば、工ＴＢは、エクステ
ンダ１０５の直並列変換器１５０と、チヤ２１　一 ネル１０７へのバス・イン、データ・イン／サービス・
イン・ドライバ１５１との間で、バス・イン・データ、
及びデータ・イン／サービス・イン・タグをバッファす
る（データ転送が、第２図の、ＤＳＭ入力で示すように
データ・ストリーム方式である場合のみ）。第２図の例
では、バッファリングはｌ組の先入先出（Ｆ　Ｉ　ＦＯ
）装置２０５を利用して実施されるが、このＦＩＦＯ装
置は、「フロー・スルー」方式で、ＩＴＢ制御装置２９
０及びリンク２９１を介してＦＩＦＯ２０５に結合した
チャネル１０７からの「サプレス・アウト」（ＳＵＰ　
　ＯＵＴ）信号の制御下で動作する。２組のＦＩＦＯは
、より低速で低価格の技術の使用を可能にするインタリ
ーブ方式で使用できる。

第２図の図解例では、工ＴＢ機能は、エクステンダ１０
５の電力制御装置からのパワー・オン・リセット（ＦＯ
Ｒ）の論理ＯＲ，または直並列変換器１５０からのＮＯ
Ｔオペレーシロナル・イン（ＯＰＬ　　ＩＮ）によりリ
セット保持される。ＰＯＲが不活動状態であるかぎり、
ＩＴＢ機能はＯ−　２２　− ＰＬ　　ＩＮが活動状態になるごとに開始され、ＯＰＬ
　　ＩＮが不活動状態になると終了するが、この場合、
ＯＰＬ　　ＩＮ活動状態は、プロセッサに有効に接続さ
れている周辺装置を指示するものである。

直並列変換器１５０からのバス・イン（ＢＵＳＩＮ）デ
ータ、及びデータ・イン／サービス・イン・タグ（ＤＡ
Ｔ　　Ｉ　Ｎ／Ｓ．ＶＣ　　Ｉ　Ｎ）は、データ・スト
リーム方式の場合は、バッファリングを準備して、また
はＮＯＴデータ・ストリーム方式の場合は、リンク２８
０を介すバッファ・バイパスを準備して、（ラッチ２５
０，２５１及び２５２を介して）各直並列変換器クロッ
ク・サイクル（ＣＬＫ）ごとにラッチされる。

ここに示す図解例では、データ・ストリーム方式でない
場合には、ＳｖＣ　ＩＮタグが、ＤＡＴＩＮタグの前に
まず活動状態にされる。方式に関係なく、これらのタグ
は前後にトグルし、それぞれバス・イン上のその他すべ
てのデータ・バイトと関連する。たとえば、４．５メガ
バイト速度のデータ・ストリームのでは、データ・イン
及びＳＶＣ　　ＩＮタグの持続時間はそれぞれ２２５ｎ
ｓである。この場合、バス・イン・データ及びデータ・
イン／サービス・イン・タグは、バツファをバイパスし
（それぞれ、リンク２８０、２８１、及び２８２を介し
）、バス・イン、データ・イン／サービス・イン・ドラ
イバにゲートされ、ＭＵＸ２７５、２７６、及び２７７
を介しチャネル１０７に直接とどく。第２図に示すよう
に、本発明の１実施例によって、エクステンダ１０５の
フロント・パネル上のスイ．ツチによりバイパス方式を
マニュアルで選択することができる。その際、フロント
・パネルは、ＩＴＢ制御装置２９０１及びリンク２８３
を介してゲート２７５〜２７７を活動状態にする。

データ・ストリーム方式が確認されると（データ・イン
・タグが最初に活動状態にされた場合、本実施例に従っ
て実行される）、バス・イン・データ、及びデータ・イ
ン／サービス・イン・タグが、各直並列変換器クロック
・サイクルごとに、（それぞれリンク２３０，２３Ｌ及
び２３２を介し）バッファにロードされるが、サプレス
・アウトの制御下では、それ以後はアンロードされる。

サプレス・アウトが不活動状態の時は、バス・イン・デ
ータ及びデータ・イン／サービス・イン・タグは、各直
並列変換器′クロック・サイクルごとにバッファからア
ンロードされ、第２図に示すように装置２４０〜２４２
及びＭＵＸ２７５〜２７７を介し、バス・イン、データ
・イン／サービス・イン・ドライバにゲートされ、チャ
ネル１０７にとどく。

サプレス・アウトが活動状態の時は、バス・イン・デー
タ、及びデータ・イン／サービス・イン・タグは、サプ
レス・アウトが不活動状態になるかまたはバッファが一
杯になるまで、バッファ内に蓄積され、そしてバッファ
・アンローディング・プロセスが開始または再開する。

これは、ＩＴＢコントロール２９０の制御下で実施され
る。

第２図に示す各要素は、標準規格品論理部品（ラッチ、
ＭＵＸ１など）として入手でき、ある２５− いは前記の機能説明を参考に、当業者の能力の範囲内で
充分に組立て可能である。

バス・イン／サービス・イン・タグに対する本発明の影
響は、データ・ストリーム・データ転送中にチャネルが
サプレス・アウトを活動状態にする場合はいつでも、そ
れらを一時的にバッファすることだけ、であることに留
意されたい。すなわち、タイミング及び内容は、エクス
テンダ１０５の直並列変換器１５０から受信したものと
全く同じままである。本発明は、引用特許または本明細
書に記述した情報処理システムでは、データ・イン、及
びサービス・イン以外のバス・アウト、または任意の「
アウト」タグ、または任意の「イン」タグに対しては何
の影響も与えない。

第３図は「バス・バッファ」ハードウェア図を示すが、
このハードウェアは、本発明の好ましい実施例の教示に
従って、第２図のＩＴＢ機能ブロック図の一部分を実現
するために使用できる。

ＢＵＳ　　ＩＮ　　ＬＴＨ（バス・イン・ラッチ）は、
エクステンダ１０５の直並列変換器１５０か−２６− らのバス・イン・データ（ＢＵＳ　　ＩＮ）を、それぞ
れバス・イン・バッファ３０２及び３０３（ＢＵＳ　　
ＩＮ　　ＢＦＲ　　Ａ，ＢＵＳ　　ＩＮ　　ＢＦＲ　　
Ｂ）にロードする前に、それをプラットフォームする。

ラッチ３０１は、リセット制御信号（ＲＳＴ）が活動状
態の時は、リセットされる。

リセットが不活動状態の時は、バス・イン・データは、
ラッチ３０１により各直並列変換器クロック・サイ、ク
ル（ＣＬＫ）ごとにラッチされる。

以後バッファ３０２として参照することもあるバス・イ
ンＢＦＲ　　Ａ（バス・イン・バッファＡ）、及びバッ
ファ３０３として以後参照されることがあるバス・イン
ＢＦＲＢ（バス・イン・バッファＢ）は、チャネル１０
７への後続の（サプレス・アウトの制御下伝送での）た
めに（バス・イン・ラッチ３０１からの）バス・イン・
データをバッファする。データ・ストリーム方式制御信
号（ＤＳＭ）が不活動状態の場合には、これらのバッフ
ァはリセット保持される。データ・ストリーム方式が活
動状態の時には、（バス・イン・ラッチ３０１からの）
バス・イン・データは、書込みバッファＡ（ＷＢＡ）制
御信号がパルスするごとにバッファ３０２にロードされ
（図示の都合上、ＷＢＡは、１つおきの直並列変換器・
クロック・サイクルごとにパルスしている）、書込みバ
ッファＢ（ＷＢＢ）制御信号がパルスするごとにバッフ
ァ３０３にロードされる（本図示実施例では、ＷＢＢパ
ルスはＷＢＡパルスと交互になっている）。

データ・ストリーム方式が活動状態の時は、バス・イン
・データは、読取リバッファＡ　（ＲＢＡ）制御信号が
パルスするごとにバッファ３０２からアンロードされ（
バス・イン・バッファ３０２がデータを含み、かつサプ
レス・アウトが不活動状態にあるかぎり、ＲＢＡは、直
並列変換器クロック・サイクルの１つおきに１度パルス
する）、読取リバッファＢ　（ＲＢＢ）制御信号がパル
スするごとにバッファ３０３からアンロードされる（バ
ス・イン・バッファ３０３がデータを含み、かつサプレ
ス・アウトが不活動状態にあるかぎり、ＲＢＢは、ＲＢ
Ａパルスと交互にパルスする）。

ＢＵＳ　　ＩＮ　　ＢＦＲ　　ＳＥＬ（バス・イン・バ
ッファ・セレクト）３０５は、セレクト・バッファＡ（
ＳＢＡ）制御信号が活動状態の時は、バス・イン・バッ
ファ３０２からアンロードされたバス・イン・データを
選択する２：ＩＭＵＸにより実現できる。本発明の本図
示実施例によれば、ＳＢＡは、読取リバッファＡ　（Ｒ
ＢＡ）パルスの間、活動状態である。

装置３０５はまた、セレクト・バッファＡ　制御信号が
不活動状態の時に、バス・イン・バッファ３０３からア
ンロードされるバス・イン・データを選択する。本発明
の本図示実施例では、ＳＢＡは、読取りバッファＢ　（
ＲＢＢ）パルスの間、不活動状態である。

ＢＵＳ　　ＩＮ　　ＢＦＲ　　ＬＴＨ（バス・イン・バ
ッファ・ラッチ）３０６は、バス・イン・データヲ（バ
ス・イン・バッファ・セレクト３０５を介してバッファ
３０２及び３０３から）チャネル１０７へ伝送するため
に、ブラットフォームする。

（装置３０５からの）バス・イン・データは、各−　２
９　− 直並列変換器クロック・サイクルごとにラッチされる。

最後に、第３図は、ＢＵＳ　　ＩＮ　　ＢＦＲ　　ＧＴ
（バス・イン・バッファ・ゲート）３０７を示すが、こ
の装置は、データ・ストリーム方式（ＤＳＭ）制御信号
が不活動状態の時に、バス・イン・データを、り冫ク３
５０を介して直接にパス・イン・ラッチ３０１から選択
し、それにより、バス・イン・バッファ３０２と３０３
をバッファする。

データ・ストリーム方式（ＤＳＭ）制御信号が活動状態
の時は、装置３０７は、バス・イン・データをバス・イ
ン・バッファ・ラッチ３０６から選択する、すなわち、
リンク３６０を介してバッファされたバス・イン・デー
タを選択する。

第４図は、本発明の好ましい実施例の教示による「タグ
・バッファ」ハードウェア図を示すが、これは、第２図
に示すＩＴＢ機能ブロック図の別の部分を実現するため
に使用できる。

ＤＡＴ　　ＩＮ　　ＬＴＨ（データ・イン・ラッチ）４
０１、及びＳＶＣ　　ＩＮ　　ＬＴＨ（サービス・−３
０一 イン・ラッチ）４０２は、エクステンダ１０５の直並列
変換器１５０からデータ・イン及びサービス．イン・タ
グ（ＤＡＴ　　ＩＮ及びＳＶＣ　　ＩＮ）をプラットフ
ォームするが、これは、それらのタグをデータ・イン／
サービス・イン・バッファ（ＤＡＴ　　ＩＮ／ＳＶＣ　
　ＩＮ　　ＢＦＲ　　Ａ，ＤＡＴ　　ＩＮ／ＳＶＣ　　
ＩＮ　　ＢＦＲ　　Ｂ）一今後、それぞれバッファ４０
３及び４０４として参照することがある一中にロードす
る前に行なわれる。

ラッチ４０１及び４０２は、リセット制御信号（Ｒ　Ｓ
　Ｔ）が活動状態の時は、リセット保持される。不活動
状態の時は、データ・イン及びサービス・イン・タグは
各直並列変換器クロック・サイクル（ＣＬＫ）ごとにラ
ッチされる。

ＤＡＴ　　ＩＮ／ＳＶＣ　　ＩＮ　　ＢＦＲ　　Ａ（デ
ータ・イン／サービス・イン・バッファＡ）、ｔなわち
装置４０３、及びＤＡＴ　　ＩＮ／ＳＶＣ　　ＩＮ　　
ＢＦＲ　　Ｂ（データ・イン／サービス・イン・バッフ
ァＢ）、すなわち装置４０４は、データ・イン及びサー
ビス・イン・タグをＤＡＴ　　ＩＮＬＴＨ４０１及びＳ
ＶＣ　　ＩＮ　　ＬＴＨ４０２からバッファし、続いて
チャネル１０７への伝送を（サプレス・アウトの制御下
で）行なう。これらのバッファは、データ・ストリーム
方式制御信号（ＤＳＭ）が不活動状態の時は、リセット
保持される。データ・ストリーム方式が活動状態の時は
、データ・イン及びサービス・イン・タグは、書込みバ
ッファＡ　（ＷＢＡ）制御信号がパルスするごとにバッ
ファ４０３にロードされ、書込みバッファＢ（ＷＢＢ）
制御信号がパルスするごとにバッファ４０４にロードさ
れる（ＷＢＡパルスとＷＢＢパルスは交互する）。

データ・ストリーム方式が活動状態の時は、データ・イ
ン及びサービス・イン・タグは、読取りバツファＡ　（
ＲＢＡ）制御信号がパルスするごとにバツファ４０３か
らアンロードされ（データ・イン／サービス・イン・バ
ッファ４０３がタグを含み、サプレス・アウトが不活動
状態であるかぎり、ＲＢＡは、直並列変換器・クロック
・サイクルの１つおきにパルスする）、読取リバッファ
Ｂ　（ＲＢＢ）制御信号がパルスするごとにバッファ４
０４からアンロードされるデータ・イン／サービス・イ
ン．バッファ４０４がタグを含み、サプレス・アウトが
不活動状態であるかぎり、ＲＢＢパルスは、ＲＢＡパル
スと交互する）。

ＤＡＴ　　ＩＮ　　ＢＦＲ　　ＳＥＬ（データ・イン・
バッファ・セレクト）４０５、及びＳＶＣ　ＩＮＢＦＲ
　　ＳＥＬ（サービス・イン・バッファ・セレクト）４
０８　（好ましくは２：ＩＭＵＸとして実現される）は
、セレクト・バッファＡ（ＳＢＡ）制御信号が活動状態
の時に、バッファ４０３からアンロードされたデータ・
イン及びサービス・イン・タグを選択する（ＳＢＡは、
読取りバッファＡ　（ＲＢＡ）パルスの間、活動状態で
ある）。ユニット４０５及び４０６は、セレクト・パッ
ファＡ（ＳＢＡ）制御信号が不活動状態の時に、バッフ
ァ４０４からアンロードされたデータ・イン及びサービ
ス・イン・タグを選択する（ＳＢＡは、読取リバッファ
Ｂ　（ＲＢＢ）パルスの間、不活動状態である）。

−　３３　− ＤＡＴ　　ＩＮ　　ＢＦＲ　　ＬＴＨ（データ・イン・
バッファ・ラッチ）４０７及びＳＶＣ　　ＩＮ　　ＢＦ
Ｒ　　ＬＴＨ（サービス・イン・バツファ・ラッチ）４
０８（ＪＫフリツプ・フロツプにより実現されることが
好ましい）は、データ・イン及びサービス・イン・タグ
を（ユニット４０５及び４０Ｂを介してバッファ４０３
及び４０４から）プラットフォームし、チャネル１０７
へ伝送する。データ・イン及びサービス・イン・タグは
、各直並列変換器クロック・サイクルごとにラッチされ
る。

第４図はさらに、ＤＡＴ　　ＩＮ　　ＢＦＲ　　ＧＴ（
データ・イン・バッファ・ゲー｝）４０９、及びＳｖＣ
　ＩＮ　ＢＦＲ　ＧＴ（サービス・イン・バッファ・ゲ
ー｝）４１０を示す。データ・ストリーム方式（ＤＳＭ
）制御信号が不活動状態の時は、ユニッ｝４０９及び４
１０は、データ・イン及びサービス・イン・タグをラッ
チ４０１及び４０２から選択する（データ・イン／サー
ビス・イン・バッファ４０３及び４０４をバイパスする
）。

データ・ス｝　ＩＪ−ム方式（ＤＳＭ）制御信号が活−
３４− 動状態の時は、ユニット４０９及び４１０は、データ．
イン及びサービス・イン・タグをラッチ４０７及び４０
８から選択する（バッファされたデータ・イン／サービ
ス・イン・タグ）。

本発明の実施方法を完全に詳述するには、使用されてい
るメモリ機構の読取り／書込み回路構成を考慮しなけれ
ばならない。発生する問題は、２つの条件によって、利
用可能なバッファ・メモリ空間にオーバランを生じ、そ
の結果バイトが失われる可能性があることである。第１
の条件は、全バッファ・メモリを満たすのに必要な時間
より長い間活動状態にあるサプレス・アウトによって起
こる。チャネルがサプレス・アウトを上げておける時間
の長さには制限がない。第２の条件は、バッファ・メモ
リ・オーバランを生ずる複数のサプレス・アウト・シー
ケンスである。このシナリオの１例を次に示す。

表１ この例では、サプレス・アウトが活動状態になるごとに
、バッファ・メモリは書き込まれるが読み取りは行なわ
れない。したがって、ＣＣＷ３の後、メモリに書き込ま
れているが読み取られていない７５μ秒分のデータがあ
る。たとえば、メモリが５０μ秒だけの深さであれば、
ＣＣＷ３のためのデータは失われることになる。これは
ＩＴＢ機能の実現を妨害することになる。ＣＣＷ連鎖は
Ｎ　ＣＣＷの長さが可能で、このことは、メモリが実現
不可能なＮμ秒の深さでなければならないことを命令す
るためである。

コレは、工ＴＢの実現がチャネル・サプレス・アウトの
長さと関係なく、また合計Ｎまでの複数連鎖データＣＣ
Ｗを処理できることを要求する。

本発明の実施例では、これは、チャネル・サプレス・ア
ウトの立上りエッジに基づ＜、ＦＩＦＯ書込み及び読取
りを同期化する制御論理回路により達成できる。各チャ
ネル・サプレス・アウトについて、ＦＩＦＯは一杯にな
るまで書き込まれ、それから、空になるまで読み取られ
る。この期間、制御装置におけるサプレス・アウトは、
チャネル・サプレス・アウトには関係なく活動状態に保
たれている。これによって、チャネル装置と制御装置の
間のパイプラインはドレインされ、その後でＦＩＦＯ書
込みを禁じ、Ｆ工Ｆｏ読取りを許すことが保証される。

これは、データが失われないことを保証するものである
。ＦＩＦＯは、それを一杯に書き込む時間が、チャネル
装置と制御装置との間のパイプラインをドレインするの
に必要な時間より大きいことを保証するに充分な深さの
ものでなければならない。

第５図は、ＩＴＢ機能を実施する際にデータが失われな
いことを保証するのに適した、ＩＴＢ制３７　ー 制御論理回路の動作を示す流れ図である。

第５図で示すように、チャネル・サプレス・アウト信号
が活動状態でないかぎり、ＦＩＦＯは書き込まれ、次に
読み取られ、書き込まれ、以下同様である。活動状態の
時には、周辺機器制御装置サプレス・アウトがセットさ
れ、ＦＩＦＯへの書込みは一杯になるまで続く。一杯に
なると、ＦＩＦＯは、データ損失を防ぐために読み取ら
れる。

読取り後、チャネル・サプレス・アウト信号が存在する
と、Ｆ工ＦＯへの書込みが続く。チャネル・サプレス信
号が存在せず、ＦＩＦＯが空でない場合は、空になるま
で読み取られる。最終的に、ＦＩＦＯを空にすると、周
辺機器制御装置サプレス・アウトはリセットされる。当
業者は、標準規格の利用可能な制御論理回路を使用して
、第５図に示した機能を実現できることを容易に理解で
きるはずである。

別の重要な実施の詳細は、サプレス・アウトが活動状態
の時に、すなわちデータまたはタグがＦＩＦＯから読み
取られている時に、活動状態にあ３８ー るすべてのデータ及び関連タグが、ＦＩＦＯ読取りの禁
止の前に、完全に読み取られてしまうようにすることで
ある。本発明の好ましい実施例はこうして実施され、サ
プレス・アウトの活動化により読取りの「チロッピング
」を防止する。

本発明の詳細説明は、ＩＴＢが、本発明の前記目的を実
現するために適切であることを実証している。ＩＴＢ装
置及び方法論を利用して、チャネル・エクステンダを介
すデータ・ストリーム方式でのデータ連鎖化が、周辺装
置とプロセッサの間の距離を「延ばす」ことを試みる際
、従来技術システムで発生したオーバラン、連鎖化エラ
ーなどを起こさずに実現できる。

ＩＴＢ機構を使用して特定の応用に適合するようにチャ
ネル延長能力を変更する１手段は、ＩＴＢバッファを深
くすることであることは、当業者には明らかなはずであ
る。明らかに、コスト、速度などの設計上のトレードオ
フ検討からバッファ・サイズの選択がなされることにな
る。これらの検討は、決して本発明の範囲を制限するも
のではない。

この新しい方法及び装置の好ましい実施例についての前
記説明は、例示及び説明を目的としてのみ提示したもの
である。本発明をここに開示した通りのものに限定する
意図はなく、明らかに、多くの変更が前記の教示から可
能である。

ここに提示した実施例は、本発明の原理及びその実際的
応用を最もよく説明するために提示したものでそれによ
って他の当業者は、さまざまな実施例において、またさ
まざまな変更をして考慮中の特定の使用に適するように
、本発明を最良に利用することができる。

グの損失のないチャネル、エクステンダを介したデータ
連鎖化により、データ転送スループットを向上させるこ
とができる。

【図面の簡単な説明】

第１図は、本発明のＩＴＢ機能がチャネル・エクステン
ダ内に実施されている、データ・ストリーム方式でデー
タ連鎖化を実行するのに適した、情報処理システムを示
す本発明の好ましい実施例の概要図である。 第２図は、第１図に示した情報処理システム内に、本発
明の好ましい実施例の教示に従って、ＩＴＢ機能を実現
する方法を示す機能ブロック図である。 第３図は、本発明の好ましい実施例の教示に従って、第
２図に示すＩＴＢ機能ブロック図の一部分を実現するた
めに使用できる、「バス・バッファ」ハードウェア図で
ある。 第４Ａ１第４Ｂ図は、本発明の好ましい実施例の教示に
従って、第２図に示すＩＴＢ機能ブロック図の別の部分
を実現するために使用できる「バス・バッファ」ハード
ウェアを構成する図である。 第５図は、ＩＴＢ機能を実施する場合に、データが失わ
れないことを保証するために必要なＩＴＢ制御論理の機
能を示す流れ図である。 １００・・・・周辺装置、１０１・・・・周辺機器制御
装置、１０２・・・・標準“ＯＥＭＩ”インタフェー−
４１＝ ス、１０３・・・・エクステンダＹボックス、１０４・
・・・直列リンク、１０５・・・・エクステンダＸボッ
クス、１０Ｂ・・・・ＯＥＭＩインタフェース、１０７
・・・・プロセッサ・チャネル、１２０・・・・プロセ
ッサ、１２１・・・・ドライバ、１２２・・・・受信装
置、１２３・・・・並直列変換器、１２４・・・・送信
装置、１２５・・・・受信装置、１２６、１５０・・・
・直並列変換器、１２７、１５１・・・・ドライバ、１
９９・・・・ＩＴＢ装置、２０５・・・・ＦＩＦＯ装置
、２３０１２３１、２３２、２８０１　２８１、２８２
・・・・リンク、２７５、２７６、２７７・・・・ＭＵ
Ｘ１　３０１・・・・ラッチ、３０２、３０３・・・・
バス・イン・バッファ、３０５・・・・バス・イン・バ
ッファ・セレクト、３０６・・・・バス・イン・バッフ
ァ・ラッチ、３０７・・・・バス・イン・バッファ・ゲ
ート、４０１・・・・データ・イン・ラッチ、４０２・
・・・サービス・イン・ラッチ、４０３、４０４・・・
・バッファ、４０６・・・・サービス・イン・バッファ
・セレクト、４０７・・・・データ・イン・バッファ・
ラッチ、４０８・・・・サービス・イン・バッファ・ラ
ッー４２ チ、 ４０９・・・・データ・イン・バッファ・ゲート。

Claims (5)

【特許請求の範囲】
1. （１）情報処理システムにおいて、チャネル・エクステ
   ンダを介しデータ・ストリーム方式でデータ連鎖化を実
   施しながら、周辺機器制御装置をプロセッサ・チャネル
   から動作できる距離を延長するための装置であって、前
   記プロセッサ・チャネルは、前記周辺機器制御装置がデ
   ータ送出を停止するか、あるいはデータ要求を停止する
   かに応答して、サプレス・アウト信号を前記周辺機器制
   御装置に伝送することによりデータ転送を制御する能力
   を有し、 （ａ）周辺機器制御装置生成の飛行中バイト、及び関連
   データ転送タグを捕捉するための第１手段、 （ｂ）前記システムが、前記プロセッサ・チャネルが前
   記サプレス・アウト信号を伝送する時点から、少なくと
   も、前記周辺機器制御装置がデータの送出または要求を
   停止する時点まで、データ・ストリーム方式にある場合
   に、前記第１手段に結合され、すべての捕捉されたバイ
   ト及びタグを記憶するための第２手段、及び （ｃ）前記第２手段内に記憶されたバイト及びタグを、
   プロセッサ・チャネル制御の下で前記プロセッサ・チャ
   ネルに出力するための、前記第２手段に結合された第３
   手段、 を含むことを特徴とするデータ転送装置。
2. （２）周辺機器制御装置によって伝送され、プロセッサ
   ・チャネルに飛行中のバイト及びタグを、前記プロセッ
   サ・チャネル制御の下で記憶するためのイン・タグ・バ
   ッファであって、 （ａ）飛行中の各バイト及びその関連データ転送タグを
   並行に捕捉するための第１手段、（ｂ）前記第１手段に
   結合された、捕捉されたバイト及びタグを記憶するため
   の第２手段、及び （ｃ）前記第２手段に結合された、プロセッサ・チャネ
   ル制御の下で前記第２手段から記憶バイト及びタグを出
   力するための第３手段、 を含む前記イン・タグ・バッファを有することを特徴と
   するデータ転送装置。
3. （３）少なくとも１つのプロセッサと少なくとも１つの
   周辺装置の間で交信されるデータを処理するための情報
   処理システムであって、前記チャネル及び前記周辺装置
   に出入りする信号は並行であり、前記チャネルからの前
   記並行信号を直列に変換するための並直列変換器、及び
   前記周辺装置から受信された前記直列信号を並行して変
   換するための直並列変換器をもつ前記チャネルに最も近
   い第１リンク・アダプタ、及び前記周辺装置に最も近く
   、前記チャネルからの前記直列信号を並行信号に変換す
   るための直並列変換器、及び前記周辺装置からの前記並
   行信号を直列に変換するための並直列変換器をもつ前記
   周辺装置に並行に結合した第２リンク・アダプタ、及び
   前記第１リンク・アダプタと第２リンク・アダプタの間
   の１対の直列回線があり、入信データのバイト数がある
   限度を超える場合、前記チャネルは通常、停止信号を前
   記周辺装置に送る、という前記情報処理システムにおけ
   る、前記周辺装置がさらに要求を生成する前に前記チャ
   ネルからの応答を待つ必要がなく、前記直列回線の長さ
   が、前記停止信号が前記周辺装置で受信される時点まで
   に、飛行中バイトが前記チャネル容量に限度があるため
   失われるような長さである、データ・ストリーム方式で
   のデータ連鎖化の際の動作の改良であって、前記停止信
   号が少なくとも前記周辺装置において受信されるまで、
   前記飛行中バイトを記憶するための前記チャネルに最も
   近い前記アダプタに結合したバッファリング・システム
   を含むことを特徴とするデータ転送装置。
4. （４）チャネル・エクステンダを介しデータ・ストリー
   ム方式でデータ連鎖化を実施しながら周辺機器制御装置
   をプロセッサ・チャネルから動作できる距離を延長する
   ための方法であって、前記プロセッサ・チャネルは、前
   記周辺機器制御装置がデータ送出あるいはデータ要求を
   停止するかに応答して、サプレス・アウト信号を前記周
   辺機器制御装置に伝送することにより、データ転送を制
   御する能力を有し、 （ａ）周辺機器制御装置で生成した飛行中バイト及びそ
   れらの関連データ転送タグを捕捉する段階、 （ｂ）データ・ストリーム方式において、記憶手段内に
   、前記プロセッサ・チャネルが前記サプレス・アウト信
   号を伝送する時点から、少なくとも、前記周辺機器制御
   装置がデータ送出または要求を停止する時点まで、前記
   サプレス・アウト信号に応答して捕捉したバイト及びタ
   グを記憶する段階、及び （ｃ）前記周辺機器制御装置がデータ送出またはデータ
   要求を停止した後、前記記憶手段内に記憶された前記バ
   イト及びタグを前記プロセッサ・チャネルに出力する段
   階、 を含むことを特徴とするデータ転送方法。
5. （５）プロセッサ・チャネル制御の下で、前記プロセッ
   サ・チャネルに飛行中の、周辺制御装置によって伝送さ
   れる、バイト及びタグのイン・タグ・バッファリングを
   実行するための方法であって、 （ａ）飛行中の各バイト及びその関連データ転送タグを
   並行に捕捉する段階、 （ｂ）捕捉されたバイト及びタグを記憶手段内に記憶す
   る段階、及び （ｃ）プロセッサ・チャネル制御の下で、記憶されたバ
   イト及びタグを前記記憶手段から出力する段階、 を含むことを特徴とするデータ転送方法。