KR890003721B1 - 데이타변환 케이블장치 - Google Patents

데이타변환 케이블장치 Download PDF

Info

Publication number
KR890003721B1
KR890003721B1 KR1019860008537A KR860008537A KR890003721B1 KR 890003721 B1 KR890003721 B1 KR 890003721B1 KR 1019860008537 A KR1019860008537 A KR 1019860008537A KR 860008537 A KR860008537 A KR 860008537A KR 890003721 B1 KR890003721 B1 KR 890003721B1
Authority
KR
South Korea
Prior art keywords
parallel
data
serial
signal
microprocessor
Prior art date
Application number
KR1019860008537A
Other languages
English (en)
Other versions
KR880005523A (ko
Inventor
이종석
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR1019860008537A priority Critical patent/KR890003721B1/ko
Publication of KR880005523A publication Critical patent/KR880005523A/ko
Application granted granted Critical
Publication of KR890003721B1 publication Critical patent/KR890003721B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

데이타변환 케이블장치
제1도는 본 발명의 구성 블록도.
제2도는 제1도의 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 직렬 호스트 콘넥터 2 : 직렬 슬레이브 콘넥터
3 : 직렬 인터페이스 모드 콘트롤 스위치부 4 : 중앙처리장치
5 : 롬 6, 7 : 버퍼
8 : 송수신부 9 : 병렬 인터페이스 콘트롤로직부
10 : 병렬 호스트 콘넥터 11 : 병렬 슬레이브 콘넥터
12 : 마이크로프로세서
본 발명은 컴퓨터 주변기기간의 통신용 데이타 변환 케이블장치에 관한 것으로, 특히 각 주변기기간의 인터페이스 모드에 관계없이 사용할 수 있게한 데이타변환 케이블장치에 관한 것이다.
종래의 경우에는 컴퓨터 디바이스 사이의 인터페이스시 상호 인터페이스 방식이 동일한 기종끼리만 접속사용이 가능하게 되어있어 인터페이스 방식이 상이한 기종간에 있어서도 별도의 인터페이스 변환기가 구비되어야 하는 불편한 점이 있었다.
본 발명은 이와같은 종래의 단점을 감안하여 상호 인터페이스 방식이 다를 경우 접속케이블에서 병렬/직렬 또는 직렬/병렬 상호 인터페이스 방식을 변환할 수 있게 함으로써, 인터페이스방식이 서로 다른 기종간에도 간단용이하게 상호 접속하여 사용할 수 있도록 창안한 것으로, 첨부한 도면에 의해 이를 상세히 설명하면 다음과 같다.
첨부한 제1도는 본 발명의 구성블록도로서, 이에 도시한 바와같이 중앙처리 장치(4), 롬(5) 및 버퍼(6)(7)로 구성된 마이크로프로세서(12)와, 직렬 인터페이스시 직렬 디바이스와 인터페이스 조건을 맞춰주기 위한 사용자 조정용 딥(Dip) 스위치부인 직렬 인터페이스 모드 콘트롤 스위치부(3)와, 상기 마이크로프로세서(12)의 제어를 받아 데이타의 송수신을 행하는 송수신부(8)와, 병렬 인터페이스시 병렬 디바이스와 인터페이스조건을 조정하기 위한 병렬 인터페이스 콘트롤로직부(9)와, 직렬 호스트 콘넥터(1), 직렬 슬레이브 콘넥터(2), 병렬 호스트 콘넥터(10) 및 병렬 슬레이브 콘넥터(11)로 구성한 것으로, 이의 전체적인 동작을 설명하면 다음과 같다.
마이크로프로세서(12)는 내부에 중앙처리장치(4), 롬(5) 및 데이타 입출력용 버퍼(6)(7)를 갖고 있는 것으로서, 직렬/직렬 인터페이스나, 병렬/병렬 인터페이스시에는 본 발명의 회로에 전원을 공급하지 않고 각각의 콘넥터에 해당기기를 접속하여 사용하면 된다.
본 발명은 직/병렬 인터페이스시 특히 유효한 것으로, 버퍼(6)는 직렬 디바이스로부터 수신한 데이타를 병렬 디바이스로 내보내기전 일시 저장용이며, 버퍼(7)는 병렬 디바이스로부터 수신한 데이타를 직렬 디바이스로 보내기전 일시 저장하는데 사용된다.
중앙처리장치(4)는 이미 받아들인 데이타를 내보내고자 하는 디바이스가 준비상태(Ready)인가를 항시 체크하는 바, 즉 병렬 인터페이스 콘트롤 로직부(9)를 통해 병렬 디바이스의 준비상태(Ready)여부점검 및 직렬 인터페이스 콘트롤 스위치부(3)를 통해 직렬 디바이스의 준비상태 여부점검을 하다가 병렬 디바이스가 준비상태이면 버퍼(6)의 데이타를 송출하고, 직렬 디바이스가 준비상태면 버퍼(7)의 데이타를 내보내게 된다.
데이타를 버퍼로 받아들일때는, 데이타를 내보내는 디바이스가 준비상태면 중앙처리장치(4)는 우선적으로 데이타를 받아 해당 버퍼(6)(7)에 저장하는 작업을 먼저 수행한다.
직렬 인터페이스 모드 콘트롤 스위치부(3)는 마이크로프로세서(12)의 입출력단자에 접속되어 직렬 인터페이스시 직렬 디바이스와 데이타송신 보드 레이트(Baud Rate), 데이타 수신 보드 레이트(Baud Rate) 및 데이타 길이등 인터페이스조건을 맞춰주기 위한 사용자 조정용 딥 스위치이다.
제2도는 제1도 본 발명의 구성블록에 대한 상세회로도로서 이에의해 본 발명의 작용효과를 보다 구체적으로 설명하면 다음과 같다.
먼저 마이크로프로세서(12)에서 버퍼(6)의 데이타를 병렬 디바이스로 송출할 경우에 대하여 설명하면, 중앙처리장치(4)는 단자(p 1.5)를 통해 비지신호(Busy Signal)가 지전위 상태인가를 점검하고, 이 비지신호가 저전위상태일때 쓰기신호(WR)를 저전위로 출력함과 아울러 단자(P 2.7)에 짧은 시간동안 고전위신호를 출력하면, 노아게이트(G13)에서 고전위신호가 출력되고, 노아게이트(G14)에서 저전위신호가 출력되어 송수신부(8)의 출력제어단자(OC)에 인가되고, 이에 따라 중앙처리장치(4)는 버퍼(6)의 1바이트 데이타를 읽어 그 송수신부(8)를 통해 병렬 호스트 콘넥터(10)에 전송하게 된다. 이때 단자(P 1.3)를 통해 병렬 호스트 콘넥터(10)의 데이타 스트로브단자(DATA STROBE)에 2μsec동안의 저전위 펄스를 동시에 인가하여 병렬 디바이스의 데이타 수신버퍼가 데이타를 받아들이도록 해준다. 단자(P 1.6)는 송수신부(8)가 데이타를 송출하는 순간에만 병렬 호스트 콘넥터(10)쪽으로 액티브(Active)하게 하여 오동작하지 않게한다. 또한 단자(P 1.4)는 전원 온시 잠시 저전위 펄스를 송출하여 병렬 디바이스가 리세트되도록 한다.
또한, 마이크로프로세서(12)에서 버퍼(7)의 데이타를 직렬 디바이스로 송출할 경우에 대하여 설명하면, 중앙처리장치(4)는 직렬 디바이스의 비지(Busy)여부를 점검하다가 준비(Ready)상태일때 단자(Txd)를 통해 버퍼(7)의 1바이트 데이타를 읽어 직렬 호스트 콘넥터(1)에 전송하게 된다.
직렬 디바이스와 마이크로프로세서(12)간의 인터페이스시 데이타 송출보드 레이트, 데이타수신 보드 레이트 및 데이타 길이등 핸드 쉐이킹(Hand Shaking)조건을 맞추기 위해 사용자는 직렬 인터페이스 사용전 직렬 인터페이스 모드 콘트롤 스위치부(3)의 딥 스위치를 조정한후 사용 하게 되며, 직렬 디바이스로부터 데이타를 주고받는 모든 경우에 해당하게 된다.
상기와는 반대로 병렬 디바이스로부터 마이크로프로세서(12)의 버퍼(7)에 데이타를 저장할 경우에는, 단자(P1.6)에 송수신부(8)가 버퍼(7)쪽으로 액티브하도록 저전위신호를 보내주게되며 마이크로프로세서(12)는 데이타를 수신할 준비가 되었을때 단자(P 1.1)를 통해 비지신호를 저전위상태로 출력하고 이 저전위신호는 노아게이트(G15) 및 인버터(G8)를 통해 병렬 호스트 콘넥터(10) 및 병렬 슬레이브 콘넥터(11)에 비지신호로 인가되어 병렬 디바이스가 데이타를 보낼 수 있는 조건을 만들어준다.
이에따라, 병렬 디바이스는 병렬 호스트 콘넥터(10)를 통해 송수신부(8)로 1바이트의 데이타를 일단 송신하고, 데이타 스트로브단자(Data Strobe)를 통해 약 2μsec동안 저전위신호를 송신함으로써 숭수신부(8)의 출력 제어단자(OC)에 저전위신호가 인가되어 데이타를 래치(Latch)하도록 하고, 그 데이타 스트로브단자(Data Strobe)의 신호는 인버터(G6)를 통해 플립플롭(FF1)의 클럭단자(CK)에도 인가되어 그 플립플롭(FF1)의 출력신호가 노아게이트(G15) 및 인버터(G8)를 통해 다시 병렬 호스트 콘넥터(10)의 비지단자(BUSY)에 하이 레벨로 인가되어 병렬 디바이스에서 다음 데이타를 송신하지 못하게 한다. 이 데이타 스트로브단자(Data Strobe)의 저전위 신호는 마이크로프로세서(12)의 단자(INT0)에도 인가되어 이때부터 마이크로프로세서(12)는 데이타수신 인터럽트 루틴을 수행하게 된다.
마이크로프로세서(12)는 단자(P 1.1)를 통하여 비지신호가 하이레벨이 되도록 하고, 송수신부(8)로부터의 데이타를 포트(P 0.0-P 0.7)를 통해 버퍼(7)에 저장한다. 데이타 저장작업이 끝난후 버퍼(7)에 더이상의 데이타를 받아들일 수 없을때는 그 상태로 수신루틴으로부터 벗어나게되며, 그렇지 않을 경우에는 단자(P 1.1)를 통해 비지단자(BUSY)를 저전위 상태로 만들어준다. 그리고, 다시 단자(P 1.2)를 통해 인지단자(ACK)에 2μsec동안의 저전위 펄스를 인가하여 마이크로프로세서(12)가 다음 데이타를 수신할 준비가 되었음을 병렬 호스트 콘넥터(10)로 알려준다.
이 인지단자(ACK)의 신호는 플립플롭(FF1)이 클리어 단자(CLR)에도 인가되어 그 플립플롭(FF1)의 출력단자(Q)에 저전위신호가 출력되고, 이 저전위신호 및 마이크로프로세서(12)의 단자 (P 1.1)의 저전위신호에 의해 노아게이트(G15)에서 고전위신호가 출력되고, 이 고전위신호는 인버터(G8)에서 저전위신호로 반전되어 병렬 호스트 콘넥터(10) 및 병렬 슬레이브 콘넥터(11)의 비지단자(BUSY)에 인가된다.
한편, 직렬 호스트 콘넥터(1)로 부터 버퍼(6)에 데이타를 저장할 경우에는 마이크로프로세서(12)는 직렬 호스트 콘넥터(1)로 부터 데이타를 수신할 준비가 되었을때 직렬 비지신호를 저전위 상태로 만든다.
이에따라, 직렬 호스트 콘넥터(1)에 연결된 직렬 디바이스는 즉시 1바이트의 직렬 데이타를 마이크로프로세서(12)의 단자(Rxd)에 인가해 주게 되며, 수신이 끝났을때 마이크로프로세서(12)는 즉시 데이타수신 인터럽트 루틴을 수행하게 된다. 일단 마이크로프로세서(12)는 직렬 비지신호를 하이레벨로 하고, 1바이트의 데이타를 직렬 버퍼(6)로부터 버퍼(7)에 저장하며, 저장후 버퍼(7)가 가득차게 되면 이 상태의 루틴으로부터 벗어나게 되나, 그렇지 않을 경우에는 직렬 비지신호를 저전위로 만든후 이 루틴으로부터 벗어난다.
이상에서 설명한 바와같이 본 발명은 인터페이스 방식이 상이할 경우 접속 케이블에서 병렬/직렬 및 직렬/병렬 상호 인터베이스 방식을 변환할 수 있게 함으로써 인터페이스 방식이 상이한 컴퓨터 디바이스간에 간단 용이하게 상호 접속하여 사용할 수 있는 효과가 있다.

Claims (1)

  1. 서로간에 데이타를 송수신하는 직렬 호스트 콘넥터(1) 및 직렬 슬레이브 콘넥터(2)와, 서로간에 데이타를 송수신하는 병렬 호스트 콘넥터(10) 및 병렬 슬레이브 콘넥터(11)와, 상기 직렬 콘넥터(1, 2) 및 병렬 콘넥터(10, 11)의 상태를 점검함과 아울러 제어하여, 그 직렬 콘넥터(1, 2)로부터 수신된 데이타를 버퍼(6)에 일시 저장한후 그 병렬 콘넥터(10, 11)측으로 송신하고, 그 병렬 콘넥터(10, 11)로 부터 수신된 데이타를 버퍼(7)에 일시저장한후 그 직렬 콘넥터(1, 2)로 송신하는 마이크로프로세서(12)와, 상기 마이크로프로세서(12)와 연결되어 상기 직렬 콘넥터(1, 2)와 인터페이스 조건을 조정하는 사용자 조정용 직렬 인터페이스 모드 콘트롤 스위치부(3)와, 상기 마이크로프로세서(12)에서 쓰기 제어신호가 출력되는 경우나 상기 병렬 콘넥터(10, 11)에서 데이타 스트로브신호가 출력되는 경우에 출력 인에이블 상태로되고, 상기 마이크로프로세서(12)의 방향 제어신호에 의해 입, 출력방향이 결정되어 그 마이크로프로세서(12)및 병렬 콘넥터(10, 11) 사이에서 데이타를 송수신하는 송수신부(8)와, 상기 마이크로프로세서(12)에서의 비지(BUSY)신호, 데이타 스트로브신호, 인지신호 및 입력 초기신호를 상기 병렬 콘넥터(10, 11)에 인가되고, 그 병렬 콘넥터(10, 11)에서의 데이타 스트로브신호, 비지신호 및 입력 초기신호를 그 마이크로프로세서(12)에 인가함과 아울러 그 병렬 콘넥터(10, 11)에서 데이타 스트로브신호가 출력될때 그 병렬 콘넥터(10, 11)에 비지신호를 인가하는 병렬 인터페이스 콘트롤 로직부(9)로 구성하여 된 것을 특징으로 하는 데이타 변환 케이블 장치.
KR1019860008537A 1986-10-11 1986-10-11 데이타변환 케이블장치 KR890003721B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860008537A KR890003721B1 (ko) 1986-10-11 1986-10-11 데이타변환 케이블장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860008537A KR890003721B1 (ko) 1986-10-11 1986-10-11 데이타변환 케이블장치

Publications (2)

Publication Number Publication Date
KR880005523A KR880005523A (ko) 1988-06-29
KR890003721B1 true KR890003721B1 (ko) 1989-09-30

Family

ID=19252760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008537A KR890003721B1 (ko) 1986-10-11 1986-10-11 데이타변환 케이블장치

Country Status (1)

Country Link
KR (1) KR890003721B1 (ko)

Also Published As

Publication number Publication date
KR880005523A (ko) 1988-06-29

Similar Documents

Publication Publication Date Title
US6067318A (en) High performance communications interface
US5179661A (en) Method and apparatus for serial data flow control
CA2044005C (en) Intelligent network interface circuit
EP0105688A2 (en) Line support processor for data transfer system
US4779190A (en) Communication bus interface
EP0534529A1 (en) Apparatus and method for burst data transfer
US5159684A (en) Data communication interface integrated circuit with data-echoing and non-echoing communication modes
WO1984003016A1 (en) Synchronous communications multiplexer
US4829421A (en) Data transfer regulating system for recording data at a varying recording
US4954983A (en) Data driver for multiple mode buffered processor-peripheral data transfer with selective return of data to processor
EP0772831B1 (en) Bidirectional parallel signal interface
US5257289A (en) High-speed hybrid transmission interface
EP0088617B1 (en) Bit-oriented line adapter system
KR890003721B1 (ko) 데이타변환 케이블장치
US5333271A (en) Methods and apparatus for performing data chaining in data streaming mode through a channel extender
JPS63146539A (ja) データ伝送装置
US6426953B1 (en) Method of operating an internal high speed ATM bus inside a switching core
JPS6260050A (ja) インタ−バス・システム
US7085802B1 (en) Device for connecting two workstations with several links
KR0171769B1 (ko) 고속 중형컴퓨터에 있어서 isdn보드의 데이터 전달방법
KR950003659B1 (ko) Scsi 비동기 전송 제어장치
KR0143933B1 (ko) 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법
KR950002306B1 (ko) Fifo를 이용한 보드간 데이타 전송장치 및 방법
KR890004812Y1 (ko) 컴퓨터와 프린터의 인터페이스 회로
JPS63239580A (ja) 携帯可能電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee