JPS61184979A - 電荷転送装置の出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｃｃｎ等を用いた電荷転送装置の出力回路に
関する。

〔従来の技術〕

固体撮像装置などのＣＣＯ電荷転送装置の出力回路とし
ては、所謂フローティング・ディフージッン型増幅器を
構成した出力回路が用いられている。

この出力回路は、第４図に示すようにｃｃｎ電荷転送部
（１）よりの出力電荷がフローティング拡散層よりなる
出力ダイオード（２）を介してＭＯＳトランジスタＭ１
及びＭ２で構成されたソースフォロア増幅器（３）の一
方のＭＯＳ　トランジスタＭ１のゲートに供給され、Ｍ
ＯＳトランジスタＭ１及びＭ２の接続点から出力端子ｔ
が導出されると共に、出力ダイオード偉）がＦ１ｏＳト
ランジスタよりなるプリチャージトランジスタＭ３に接
続されて構成される。プリチャージトランジスタＭ３の
ドレインは外部電源に接続される。この出力回路では、
ＣＣＤ　ｉｌ電荷転送部１）よりフローティング拡散層
（出力ダイオード律））に流れ込んだ信号電荷を出力Ｍ
Ｏ３トランジスタＭ１のゲートで電圧変化したとして出
力するようになされる、その後プリチャージトランジス
タＭ３のゲート端子ＰＧにプリチャージパルスが印加さ
れてプリチャージトランジスタＭ３がオンし、フローテ
ィング拡散層の信号電荷がプリチャージトランジスタＭ
３を通じて流れ、フローティング拡散層はリセットされ
る。

第５図はかかる出力部の断面図である。同図中、（１１
）は例えばｎ形の半導体基体、（１２）はＰ形の半導体
ウェルを示し、この半導体ウェル（１２）の主面にｎ影
領域（１３）が形成され、このｎ影領域（１３）上に５
ｔ（ｈ等のゲート絶縁層（１４）を介して複数の転送電
極（１５）が形成されてＣＯＤ電荷転送部が構成される
。ＣＣＤ１！荷転送部（１）の駆動は例えば２相クロツ
クパルスφ１及びφ２で行われる。このＣＣＯ電荷転送
部（１）の最終段に出力ゲート部（１７）が設けられ、
この出力ゲート部（１７）に隣接してｎ十形のフローテ
ィング拡散層（１８）が形成される。このフローティン
グ拡散層（１８）は図示せざるも配線を介してソースフ
ォロア増幅器（３）のＭＯＳ　トランジスタＭ１のゲー
トに接続される。

このフローティング拡散１ｉｔ（１Ｂ）に近接対向して
ｎ十形のプリチャージ・ドレイン領域（１９）が形成さ
れ、このフローティング拡散Ｊｉｉ（１８）及びプリチ
ャージ・ドレイン領域（１９）間のｎ形のチャンネル形
成領域（２０）上にゲート絶縁ｊｔ＃（１４）を介して
プリチャージ・ゲート電極（２１）が形成されて、ここ
にプリチャージ用ＭＯＳトランジスタＭ３が構成される
。ＰＧはプリチャージ・ゲート端子、ＰＤはプリチャー
ジ・ドレイン端子、ＯＧは出力ゲート端子である。

第６図は第５図に対応した各領域のポテンシャル図であ
る。

フローティング拡散ｆｆ１ｌ（１Ｂ）は、プリチャージ
・ゲートにプリチャージパルスが与えられてプリチャー
ジゲート下のポテンシャルがφ關になったとき、プリチ
ャージドレインに与えられた電流ＶＰＤにリセットされ
る。その後、プリチャージゲートがオフされてプリチャ
ージ・ゲートのポテンシャルがφ糺になり、フローティ
ング拡散層（１８）に信号重荷がなくなった状態でＣＯ
Ｄ電荷転送部（１）からの信号電荷が出力ゲート部（１
７）のポテンシャルφ１１を越えてフローティング拡散
層（１８）に流れ込み、フローティング拡散層（１８）
の電位が上がる。このフローティング拡散層（１８）の
電位がソースフォロア増幅器（３）を通して出力される
。

〔発明が解決しようとする問題点〕

上述した従来の出力回路において、フローティング拡散
層（１８）のリセット・レベルはプリチャージ・ドレイ
ン電圧Ｖカで決り、従ってフローティング拡散層（１８
）のダイナミックレンジは第６図のＶ＊ａｘとなり、ｖ
〜−φ組又はＶＰＤ−φ砿の小さい方で決まる。従って
、このダイナミックレンジＶ　ｗａｘを広げるためには
プリチャージドレインの電圧、従ってプリチャージドレ
インに接続された外部電源電圧ＶＰＤを大きくしなけれ
ばならない。

本発明は、上述の点に鑑み、プリチャージ・ドレイン用
の電源電圧を上げずにプリチャージ・ドレインの実効電
圧を上げてフローティング拡散層のダイナミックレンジ
を拡大できるようにし、即ち電源の低電圧化を図った電
荷転送装置の出力回路を提供するものである。

〔問題点を解決する。ための手段〕

本発明は、電荷転送部（１）から得られる出力電荷をフ
ローティング拡散層（１８）よりなる出力ダイオード（
２）を介してＭＯＳ　トランジスタよりなる出力部（３
）に供給すると共に、この出力ダイオード（２）をプリ
チャージ回路（３０）に接続する。このプリチャージ回
路（３０）は、ＭＯＳ　トランジスタよりなるプリチャ
ージトランジスタＭ３とこれに直列接続されたベース接
地型バイポーラトランジスタＱ１とで構成する。そして
、このプリチャージトランジスタＭ３のゲートにプリチ
ャージパルスＶＰＧを供給すると共に、そのドレイン（
１９）にはプリチャージパルスｖｐａを容量結合Ｃ１，
Ｃ２によって供給し、プリチャージトランジスタＭ３が
オフのときドレイン電位ＶＰＤをベース接地型バイポー
ラトランジスタのベース電圧ｖｐｏｅにより規制するよ
うになす。

ベース接地型バイポーラトランジスタのベースにはｍ源
電圧ｖｐｏａが与えられる。

〔作用〕

プリチャージゲートＰＣにプリチャージパルスＶＰＯが
供給されてプリチャージトランジスタＭ３がオンされる
と、プリチャージドレイン（１９）にはベース接地型バ
イポーラトランジスタＱ１のベース電位で規制される電
圧に加えてプリチャージパルス■ＰＧの容ｆｉ１．Ｃｓ
、Ｃ２で分割された電圧が与えられてプリチャージドレ
イン（１９）が昇圧される。従ってフローティング拡散
層（１８）の信号電荷はプリチャージドレイン（１９）
に流れ、リセットされる。このプリチャージゲートのオ
ンの期間では、ベース接地型バイポーラトランジスタは
そのベース・エミッタ間が逆バイアされているので、オ
フ状態である０次でプリチャージ・ゲートがオフされる
とプリチャージドレイン（１９）の電位が低くなり、ベ
ース接地型バイポーラトランジスタのベース・エミッタ
間が順バイアスされてトランジスタＱ１がオン状態とな
り、プリチャージドレイン（１９）の電荷がベース接地
型バイポーラトランジスタＱ１のエミッタよりコレクタ
（基体）に流れる。従って、電源電圧を上げずにプリチ
ャージドレイン（１９）の実効電圧が高くなることによ
って、フローティング拡散Ｊｉ（１８）のダイナミック
レンジが拡大される。これは電源の低電圧化につながる
。

〔実施例〕

以下、第１図〜第３図を用いて本発明による電荷転送装
置の出力回路の実施例を説明する。なお第１図及び第２
図において第４図及び第５図と対応する部分には同一符
号を付して示す。

第１図は出力回路図を示すもので、（１１ばＣＣＤ電荷
転送部で、その出力端がフローティング拡散層（１８）
よりなる出力ダイオード（２）を介して出力増幅器即ち
ＭＯＳトランジスタＭ１及びＭ２からなるソースフォロ
ア増幅器（３）の一方のＭＯＳ　トランジスタＭ１のゲ
ートに接続され、トランジスタＭ１及びＭ２の接続点か
ら出力端子ｔが導出される。

一方、。、）出方ヶ・イオー１’　（２１！よ。。８．
う２，８１りよりなるプリチャージトランジスタＭ３と
これに直列接続されたベース接地型バイポーラトランジ
スタＱ１で構成されたプリチャージ回路（３０）。

が接続される。即ち、出力ダイオード（２）がプリチャ
ージトランジスタＱ１のソースに接続されると共にその
ドレイン（１９）がベース接地型バイポーラトランジス
タＱ１のエミッタに接続される。そして、プリチャージ
ゲートよりゲート端子ＰＣが導出されると共に、ゲート
及び接地間に直列接続された容量Ｃ１及びＣ２が接続さ
れ、その容１ｉ１　Ｃを及びＣ２の接続点にプリチャー
ジトランジスタＭ３のドレイン（１９）が接続される。

この出力回路を構成する出力部の具体的断面図を第２図
に示す。同図中、第５図と対応する部分には同一符号を
付して示す０本実施例では例えばｎ形の半導体基体（１
）の主面に第１及び第２のＰ形半導体ウェル（１２）及
び（３１）が形成され、この＠ｌの半導体ウェル（１２
）の主面に形成したｎ影領域（１３）上に５ｔ（ｈ等の
ゲート絶縁層（１４）を介して複数の転送電極（１５）
が形成されてＣＣＤ　［荷転送部＋１）が構成される。

この場合、ＣＣＤ電荷転送部（１１の駆動は例えば２相
クロツクパルスφ１及びφ２で行っているが、駆動法は
これに限ぎられない。

このＣＣＤ電荷転送部（１１の最終段に出力ゲート部（
１７）が設けられ、この出力ゲート部（１７）に隣接し
てｎ十形のフローティク拡散層（１８）が形成される。

このフローティング拡散層（１８）は配線を介してソー
スフォロア増幅器（３）のＭＯＳ　！−ランジスタＭ１
のゲートに接続される。また、フローティング拡散層（
１８）に近接対向してｎ中型のプリチャー、シトレイン
領域（１９）が設けられ、このフローティング拡散層（
１８）とプリチャージドレイン領域（１９）間のｎ形の
チャンネル形成領域（２０）の上にゲート絶縁層（１４
）を介してプリチャージゲート電極（２１）が形成され
て、ここにＭＯＳ　トランジスタによるプリチャージト
ランジスタＭ３が構成される。　　（３２）は第１のＰ
形半導体ウェル（１２）に設けられたＰ形高不純物濃度
領域である。

出力ゲート部（１７）よりは端子ＯＧが導出され、プリ
チャージ・トランジスタＭ３のゲート電極（２１）より
は端子ＰＣが導出される。一方、第２のＰ形半導体ウェ
ル（３１）の主面にはｎ十形領域（３３）が形成され、
このｎ十形領域（３３）をエミッタ領域とし、第２のＰ
形半導体ウェル（３１）をベース領域とし、ｎ形基体（
１１をコレクタとしたバイポーラトランジスタＱ１が構
成される。そしてプリチャージ・ドレイン領域（１９）
とバイポーラトランジスタＱ１のエミッタ領域（３３）
間が配線（３４）によって接続され、この配線（３４）
とプリチャージ・ゲート電極（２１）間に容量Ｃ２が接
続され、また、この配線（３４）と接地間に容量Ｃ１が
接続される。この場合の容量Ｃ１はフィールド絶縁層（
３５）を挟んで配線（３４）とＰ形半導体ウェル（１２
）即ちその高不純物濃度領域（３２）間によって構成さ
れる容量を用いている。

そして、第２のＰ形半導体ウェル（３１）にエミッタ領
域（３３）を取り囲むようにＰ形の高不純物濃度領域（
３６）が形成され、これよりベース端子ＰＤが導出され
る。このベース端子ＰＤに外部電源電圧が供給される。

基板１１）には基板電圧Ｖ　ｓｕｂが与えられる。

次に、この構成の動作を説明する。

なお、ＣＣＯ電萄電送転送部の信号電荷がフローティン
グ拡散層（１８）に流れ込み、この信号電荷を出力ＭＯ
ＳトランジスタＭｉのゲートで電圧変化として出力する
点は前述と同様なので、ここではプリチャージ回路（３
０）の動作につき説明する。

１例としてバイポーラトランジスタＱｌのベース端子Ｐ
ＤにはＶｐｏｅ＝９Ｖが、コレクタのｎ形基体（１）に
はＶｓｕｂ＝１２〜１５Ｖが夫々供給される。このよう
な構成において、例えばプリチャージ・ゲート端子ＰＧ
にＯｖ〜５■のプリチャージパルスＶｐｏ（第６図参照
）が与えられると、プリチャージ・トランジスタＭ３が
オンすると共に、そのプリチャージ・ドレイン（１９）
にはプリチャージパルスが容量Ｃ１，Ｃ２で分圧された
電圧が加わり、プリチャージ・ドレイン（１９）が昇圧
され、フローティング拡散層（１８）の信号電荷はプリ
チャージ・ドレイン（１９）に移行し、フローティング
拡散ＪＷ（１Ｂ）はリセットされる。このプリチャージ
ゲートがオンしている期間ではベース接地型バイポーラ
トランジスタＱ１はオフ状態となっている。

そして、プリチャージ・ゲートがオフすると、プリチャ
ージ・ドレイン電圧は低くなりトランジスタＱ１のエミ
ッタ・ベース間が順バイアスとなってトランジスタＱ１
がオンし、プリチャージ・ドレイン（１９）に移行した
電荷はトランジスタＱ１のエミッタからコレクタ即ち基
体（１）へ流れる。

流れる電流は通當のＣＣＤでは３００ｎ八程度が最大で
あり、・仮にコレクタ抵抗がＩＫΩでもｎ形基体（１）
中での電圧降下は３００ｎＡ　ｘ　ＩＫΩ−３００μＶ
で実用上問題にならない。

第３図は、上記構成におけるプリチャージ・ゲート下の
ミニマムポテンシャルφ＋ａ　　（ＰＧ）と、プリチャ
ージ・ドレイン電圧ｖ〜と、プリチャージパルスｖｐｏ
のタイムチャートを示ず。ｖｐｏはＯｖから５ｖのパル
スとしており、このとき、プリチャージ・ゲート電極（
２１）下でのミニマムポテンシャルφ＋ａ　　（ＰＧ）
は実線で示す如くなる。またプリチャージ・ドレイン（
１９）での電位ＶＰＤは破線で示す如（なり、その高レ
ベルＶＰＤＩは容ｉｔ　ＣｔとＣ２の比で変えられる。

低レベルＶＰＤ２はベース接地型バイポーラトランジス
タＱ１のベース電圧ＶＰＤθで決定される。特にプリチ
ャージ・ドレイン電圧ｖ〜の高レベルＶＰＤＩがプリチ
ャージゲート下のオン時のミニマムポテンシャルφｍ４
（ＰＧ）より高（なるとフローティング拡散層（１８）
のリセ−／　トレベルはφｍ（ＰＣ）で決定されるため
、ｖつの高レベルｖｐｏｔは正確に設定する必要がない
。

また、第１図の回路において出力ＭＯ５トランジスタＭ
１としてエンハンスメント型ＭＯ３トランジスタを使用
した時、フローティング拡散Ｊ’１（１８）のリセット
レベルＶＦＤ、ＲはＭＯＳ　トランジスタＭ１のターン
オン電圧をＶＴｉとしてｖＦＤ、Ｒく■。。＋ＶＴ１で
あればよい。１例としてＶｏｏ”Ｖｐｏｅ　＝９Ｖとし
た時、出力ＭＯ５トランジスタＭ１のダイナミックレン
ジからＶｙｘ−２ＶテあればｖＦＤ、Ｆ１≦１１ｖとな
る。

従って第４図の従来例ではＶＦＤ、Ｒ”ＶＰＤ−９Ｖで
あったから、本発明ではフローティング拡散層のダイナ
ミックレンジが２ｖ増加し、且つプリチャージドレイン
用の外部電源は９ｖで済むものである。

〔発明の効果〕

上述した本発明によれば、電荷転送装置の出力回路、特
にそのフローティング拡散層の電荷をリセットするため
のプリチャージトランジスタにおいて、そのプリチャー
ジドレインをゲートに与えるプリチャージパルスにより
容量結合で駆動し、且つプリチャージドレイン電圧ＶＰ
Ｄの低レベルをプリチャージトランジスタに直列接続し
たベース接地型のバイポーラトランジスタのベース電圧
で決定する事により、外ＦＲＳ［源電圧を上げることな
く、プリチャージドレインの実効電圧を上げることがで
きる。従ってフローティング拡散層のリセットレベルを
高くし、ダイナミックレンジを拡大することができる。

また電源電圧を上げずにプリチャージドレインの実効電
圧が上がるので、電源の低電圧化が図れる。

【図面の簡単な説明】

第１図は本発明による電荷転送装置の出力回路図、第２
図はその出力部の一例を示す断面図、第３図は本発明の
説明に供するタイムチャート図、第４図は従来の電荷転
送装置の出力回路図、第５図はその出力部の断面図、第
６図はその動作説明に供するポテンシャル図である。 （１）は電荷転送部、（２）はフローティング拡散層に
よる出力ダイオード、（３）はソースフォロア増幅器、
Ｍ３はプリチャージトランジスタ、Ｑｌはベース接地型
バイポーラトランジスタ、Ｃ１，Ｃ２は容量である。

Claims (1)

【特許請求の範囲】
1. 　電荷転送部よりの出力電荷がフローティング拡散層よ
   りなる出力ダイオードを介してＭＯＳトランジスタより
   なる出力部に供給されると共に、この出力ダイオードに
   はプリチャージ回路が接続され、該プリチャージ回路は
   ＭＯＳトランジスタよりなるプリチャージトランジスタ
   とこれに直列接続されたベース接地型バイポーラトラン
   ジスタとで構成され、上記プリチャージトランジスタの
   ゲートにプリチャージパルスが供給されると共に、その
   ドレインには上記プリチャージパルスが容量結合によっ
   て供給され、上記プリチャージトランジスタがオフのと
   き、該プリチャージトランジスタのドレイン電位は上記
   ベース接地型バイポーラトランジスタのベース電位によ
   り規制されるようになされた電荷転送装置の出力回路。