JPS61183941A - 結晶成長方法 - Google Patents
結晶成長方法Info
- Publication number
- JPS61183941A JPS61183941A JP2301585A JP2301585A JPS61183941A JP S61183941 A JPS61183941 A JP S61183941A JP 2301585 A JP2301585 A JP 2301585A JP 2301585 A JP2301585 A JP 2301585A JP S61183941 A JPS61183941 A JP S61183941A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- crystal
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＳ ＯＩ （Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏ
ｎ Ｉｎ５ｕｌａｔｅｒ）基板、例えば珪素（Ｓｉ）
／ ＭｇＯ−Ａ１ｚＯ＋ ／Ｓｉ構造の基板において、
ＭｇＯ’ Ａｌ２Ｏ２上のＳｉを帯状熔融（ゾーンメル
ティング）して再結晶化させ、Ｓｉの結晶性、および電
気的特性を向上させる方法に係り、特に熔融状態をモニ
タして、ゾーンメルティングパラメータを最適化するこ
とにより結晶欠陥の少ない理想的な再結晶領域を得る方
法に関する。
ｎ Ｉｎ５ｕｌａｔｅｒ）基板、例えば珪素（Ｓｉ）
／ ＭｇＯ−Ａ１ｚＯ＋ ／Ｓｉ構造の基板において、
ＭｇＯ’ Ａｌ２Ｏ２上のＳｉを帯状熔融（ゾーンメル
ティング）して再結晶化させ、Ｓｉの結晶性、および電
気的特性を向上させる方法に係り、特に熔融状態をモニ
タして、ゾーンメルティングパラメータを最適化するこ
とにより結晶欠陥の少ない理想的な再結晶領域を得る方
法に関する。
ＳＯＩ基板を用いたデバイスは、従来の誘電体分離の集
積回路（ＩＣ＞より高速、高耐圧、高集積のものを目標
にして現在盛んに開発が進められている。
積回路（ＩＣ＞より高速、高耐圧、高集積のものを目標
にして現在盛んに開発が進められている。
ＳＯＩ基板のゾーンメルティングは、従来、多結晶Ｓｉ
／二酸化珪素（ＳｉＯ□） ／ Ｓ ｉ構造が一般的で
あり、最上層の多結晶Ｓｉを再結晶化するゾーンメルテ
ィングパラメータもある程度定まっている。
／二酸化珪素（ＳｉＯ□） ／ Ｓ ｉ構造が一般的で
あり、最上層の多結晶Ｓｉを再結晶化するゾーンメルテ
ィングパラメータもある程度定まっている。
しかし最近、種結晶が不要、厚く堆積できる、再結晶後
の結晶欠陥が少ない等の理由によりＳｉ／ＭｇＯ＝ＡＩ
ｚ０３ ／ Ｓｉ構造が用いられるようになってきた。
の結晶欠陥が少ない等の理由によりＳｉ／ＭｇＯ＝ＡＩ
ｚ０３ ／ Ｓｉ構造が用いられるようになってきた。
この場合、
（１）最上層のＳｉが多結晶でなく単結晶である、（２
） 中間層の絶縁膜が５ｔ（ｈ Ｔ： す＜ ＭｇＯ
−Ａｌ２Ｏ３である、 ことにより、多結晶Ｓｉ ／ Ｓｉｎ、 ／ Ｓｉ構造
に対し、（１）熔融時におけるＳｉの変形（粒状化、う
ねり）の激化、 （２）熔融時におけるＳｉとＭｇＯ’ Ａｌ２Ｏ３の反
応、あるいはＭｇＯ・Ａｌ２Ｏ，自体の変質、等の新た
な問題が生じ、従来のゾーンメルチインクハラメータで
は十分な好結果が得られなかった。
） 中間層の絶縁膜が５ｔ（ｈ Ｔ： す＜ ＭｇＯ
−Ａｌ２Ｏ３である、 ことにより、多結晶Ｓｉ ／ Ｓｉｎ、 ／ Ｓｉ構造
に対し、（１）熔融時におけるＳｉの変形（粒状化、う
ねり）の激化、 （２）熔融時におけるＳｉとＭｇＯ’ Ａｌ２Ｏ３の反
応、あるいはＭｇＯ・Ａｌ２Ｏ，自体の変質、等の新た
な問題が生じ、従来のゾーンメルチインクハラメータで
は十分な好結果が得られなかった。
結晶欠陥の極めて少ない（転位、 ＜１０２ｃｍ−２、
その他の欠陥は無し）高品位のＳｏｌ領域を得ることは
従来の多結晶Ｓｉ／ＳｉＯ□／Ｓｉ構造では全く不可能
であり、Ｓｉ／ Ｍｇ０−Ａｈ０３／Ｓｉ構造基板のゾ
ーンメルティングプロセスにおいても容易でなかった。
その他の欠陥は無し）高品位のＳｏｌ領域を得ることは
従来の多結晶Ｓｉ／ＳｉＯ□／Ｓｉ構造では全く不可能
であり、Ｓｉ／ Ｍｇ０−Ａｈ０３／Ｓｉ構造基板のゾ
ーンメルティングプロセスにおいても容易でなかった。
上記問題点の解決は、半導体基板上にスピネル晶系の単
結晶層を成長し、該スピネル晶系の単結晶層上に部分的
に多結晶半導体層を含む単結晶半導体層を成長した後、
該多結晶半導体層を含む単結晶半導体層を帯状熔融して
再結晶化する本発明による結晶成長方法により達成され
る。
結晶層を成長し、該スピネル晶系の単結晶層上に部分的
に多結晶半導体層を含む単結晶半導体層を成長した後、
該多結晶半導体層を含む単結晶半導体層を帯状熔融して
再結晶化する本発明による結晶成長方法により達成され
る。
一般的な構造として、Ｓｉ／ Ｍｇ０−Ａｌ□Ｏｔ／Ｓ
ｉ構造基板に適用される。
ｉ構造基板に適用される。
本発明により、前記多結晶半導体層をメルティングモニ
タ領域とし、さらにゾーンメルティングパラメータとし
て、 （１）再結晶化速度が毎秒前記単結晶半導体層の厚さの
１〜１００倍、 （２）熔融領域の幅は前記単結晶半導体層の厚さの１０
０倍以下、 （３）熔融領域の深さは前記単結晶半導体層の厚さに等
しい、 （４） Ｓｉ半導体基板の温度が６００−１１００”
Ｃ１以上の条件を選ぶと効果的である。
タ領域とし、さらにゾーンメルティングパラメータとし
て、 （１）再結晶化速度が毎秒前記単結晶半導体層の厚さの
１〜１００倍、 （２）熔融領域の幅は前記単結晶半導体層の厚さの１０
０倍以下、 （３）熔融領域の深さは前記単結晶半導体層の厚さに等
しい、 （４） Ｓｉ半導体基板の温度が６００−１１００”
Ｃ１以上の条件を選ぶと効果的である。
本発明は、
（１）可視光によるＳｉの熔融状態の観察は単結晶より
も多結晶の方が容易であること、 （表面が前者は鏡面に近いのに対して、後者は凸凹があ
り、変化を観察しゃすい）（２）基板温度を下げること
によりＳｔとＭｇＯ・Ａｌ２Ｏ３の反応が抑制できる、
（３）基板温度を下げることによる線状熱源の高温化を
、これの移動速度の調整により抑制できる、 （４）熔融領域の幅を制限して過加熱領域をなくす、 （５）熔融領域の深さをＳｉＮの厚さに等しくすること
により、再結晶時にＳｌとＭｇＯ・Ａ１□ｏ３の界面の
結晶欠陥（極めて多い）が再結晶Ｓｉ中へ伝搬するのを
防止する。
も多結晶の方が容易であること、 （表面が前者は鏡面に近いのに対して、後者は凸凹があ
り、変化を観察しゃすい）（２）基板温度を下げること
によりＳｔとＭｇＯ・Ａｌ２Ｏ３の反応が抑制できる、
（３）基板温度を下げることによる線状熱源の高温化を
、これの移動速度の調整により抑制できる、 （４）熔融領域の幅を制限して過加熱領域をなくす、 （５）熔融領域の深さをＳｉＮの厚さに等しくすること
により、再結晶時にＳｌとＭｇＯ・Ａ１□ｏ３の界面の
結晶欠陥（極めて多い）が再結晶Ｓｉ中へ伝搬するのを
防止する。
以上のことを利用して、加熱時におけるＳｔ裏表面変形
、ＳｉとＭｇＯ・Ａｈ０３の反応を抑制し、結晶欠陥の
極めて少ないＳＯＩ領域が得られるようにしたものであ
る。
、ＳｉとＭｇＯ・Ａｈ０３の反応を抑制し、結晶欠陥の
極めて少ないＳＯＩ領域が得られるようにしたものであ
る。
さらに（１）について詳しく説明する。
多結晶領域はゾーンメルティング時におけるＳｉの状態
を示すインジケータとして用いる。ＭｇＯ・Ａ１２Ｏ３
上の単結晶Ｓｉ層はかなり平坦で鏡面に近いので、単結
晶Ｓｉ層の熔融状態を目視によりモニタすると過溶融に
なりやすく、このことがＳｔ裏表面変形、ＳｔとＭｇＱ
−ＡｈＯｉの反応につながる。
を示すインジケータとして用いる。ＭｇＯ・Ａ１２Ｏ３
上の単結晶Ｓｉ層はかなり平坦で鏡面に近いので、単結
晶Ｓｉ層の熔融状態を目視によりモニタすると過溶融に
なりやすく、このことがＳｔ裏表面変形、ＳｔとＭｇＱ
−ＡｈＯｉの反応につながる。
これに対して多結晶Ｓ ｉ ９ｉ域は凸凹があり、熔融
時における凸凹の変化により、熔融状態を極めて容易に
目視できる。
時における凸凹の変化により、熔融状態を極めて容易に
目視できる。
実験によると輻射エネルギに対する吸収係数の違いによ
り、多結晶Ｓｉの方が単結晶Ｓｉより速く熔融する。こ
の熔融は部分的、例えば結晶粒の境界より始まり、次第
に全体が熔融する。
り、多結晶Ｓｉの方が単結晶Ｓｉより速く熔融する。こ
の熔融は部分的、例えば結晶粒の境界より始まり、次第
に全体が熔融する。
従って加熱状態を連続的にモニタして、単結晶Ｓｉ領域
の熔融状態を容易に制御することができる。
の熔融状態を容易に制御することができる。
第１図（１）〜（６）は本発明による結晶成長方法を工
程順に示す基板断面図である。
程順に示す基板断面図である。
第１図（１）において、Ｓｔ基板１の上に厚さ１μｍの
単結晶Ｍｇ０−ＡｈＯ３層２をエピタキシャル成長させ
る。
単結晶Ｍｇ０−ＡｈＯ３層２をエピタキシャル成長させ
る。
Ｍｇ０−Ａｌｚ（ｈの成長条件は、アルミニウム（ＡＩ
）、塩酸（ＨＣＩ） 、塩化マグネシウム（ＭｇＣ１２
） 、炭酸ガス（Ｃｏ、） 、水素（Ｈ２）を用い、化
学気相成長（ＣＶＤ）法により９００℃で熱分解して行
う。
）、塩酸（ＨＣＩ） 、塩化マグネシウム（ＭｇＣ１２
） 、炭酸ガス（Ｃｏ、） 、水素（Ｈ２）を用い、化
学気相成長（ＣＶＤ）法により９００℃で熱分解して行
う。
第１図（２）において、ＭｇＯ＝ＡｌｚＯ＋Ａｌ２Ｏ３
層２数１０００人のＳｉ０２層３をＣＶＤ法等により被
着する。
層２数１０００人のＳｉ０２層３をＣＶＤ法等により被
着する。
ＳｉＯ□のＣＶＤ条件は、モノシラン（ＳｉＨ４）を１
００Ｔｏｒｒに減圧して５００℃で熱分解して行う。
００Ｔｏｒｒに減圧して５００℃で熱分解して行う。
第１図（３）において、素子形成予定領域以外の領域で
、部分的にＳｉＯ□層３が残るようにフォトエツチング
により、ＳｉＯ□層３をパターニングする。
、部分的にＳｉＯ□層３が残るようにフォトエツチング
により、ＳｉＯ□層３をパターニングする。
第１図（４）において、厚さ１０μｍ程度の単結晶Ｓｉ
層４をＭｇ０−Ａｈ０３層２の上にエピタキシャル成長
させる。
層４をＭｇ０−Ａｈ０３層２の上にエピタキシャル成長
させる。
この場合Ｓｉ０２層３の上には多結晶Ｓｉ層４Ａが被着
される。
される。
Ｓｉのエピタキシャル成長条件はＳｉＨ４を用いて、大
気圧で９５０℃で行う。
気圧で９５０℃で行う。
第１図（５）において、基板全面にキャップ層としてＣ
ＶＤ法によりＳｉＯ□層、もしくはＳｉＯ□／窒化珪素
（ＳｉＪ＊）層（分子が下地）５を被着する。
ＶＤ法によりＳｉＯ□層、もしくはＳｉＯ□／窒化珪素
（ＳｉＪ＊）層（分子が下地）５を被着する。
第１図（６）において、以上の工程を経た基板７をカー
ボン製の基板ヒータ６の上に載せて加熱し、線状熱源と
してカーボン製の線状ヒータ８によりゾーンメルティン
グを行い、単結晶Ｓｉ層４と多結晶Ｓｉ層４Ａを再結晶
化する。
ボン製の基板ヒータ６の上に載せて加熱し、線状熱源と
してカーボン製の線状ヒータ８によりゾーンメルティン
グを行い、単結晶Ｓｉ層４と多結晶Ｓｉ層４Ａを再結晶
化する。
第２図は本発明によるゾーンメルティングを模式的に示
す平面図である。
す平面図である。
図において、多結晶Ｓｉ層４Ａは通常素子形成領域とし
て使用しない基板周辺に形成されている。
て使用しない基板周辺に形成されている。
本発明におけるゾーンメルティングパラメータの決定は
以下の実験結果にもとすいて行った。
以下の実験結果にもとすいて行った。
（１）基板ヒータ６の温度を制御して６００〜１１００
℃にする。
℃にする。
１１００℃より高い温度ではゾーンメルティング時に、
ＳｉとＭｇＯ・Ａｌ２Ｏ３が反応するか、もしくはＭｇ
０−Ａｌｚ（１＋自体が変質する場合が多い。
ＳｉとＭｇＯ・Ａｌ２Ｏ３が反応するか、もしくはＭｇ
０−Ａｌｚ（１＋自体が変質する場合が多い。
６００℃より低い温度では、ＭｇＯ・Ａｌ２Ｏ３層２上
の厚さ１０μｍ程度の厚いＳｉ層４をＭｇＯ’ Ａｌ２
Ｏ３層２の界面まで熔融することが容易でなく、線状ヒ
ータ８の高温化によりＳｉ層４の変形（Ｓｉ層４の表面
が必要以上に高温になるため起こる）、線状ヒータ８の
劣化を招く。さらに上下のヒータ（線状ヒータ８と基板
ヒータ６）の温度差が大きくなると基板が割れることが
ある。
の厚さ１０μｍ程度の厚いＳｉ層４をＭｇＯ’ Ａｌ２
Ｏ３層２の界面まで熔融することが容易でなく、線状ヒ
ータ８の高温化によりＳｉ層４の変形（Ｓｉ層４の表面
が必要以上に高温になるため起こる）、線状ヒータ８の
劣化を招く。さらに上下のヒータ（線状ヒータ８と基板
ヒータ６）の温度差が大きくなると基板が割れることが
ある。
（２）線状ヒータ８の移動速度が毎秒ＳｉＮ４の厚さの
１〜１００倍にする。
１〜１００倍にする。
線状ヒータ８の移動速度は再結晶化の速度となるが、再
結晶化速度が遅過ぎると、下地の？ＩｇＯ・Ａｌ２Ｏ３
層２は絶縁層で熱伝導率は小さいが薄いため、その下の
基板が熔融し、変形する。
結晶化速度が遅過ぎると、下地の？ＩｇＯ・Ａｌ２Ｏ３
層２は絶縁層で熱伝導率は小さいが薄いため、その下の
基板が熔融し、変形する。
また速過ぎると熱ストレスが十分緩和されない内に固ま
るため、結晶欠陥を新たに導入する。
るため、結晶欠陥を新たに導入する。
実験によると、メルティングゾーンの移動速度が毎秒Ｓ
ｉ層４の厚さの１〜１００倍の場合、Ｓｉ層４の表面の
変形、ＳｉとＭｇＯ・Ａｈ（ｈの反応、および再結晶後
のＳｉ中に存在する結晶欠陥の３点において、良好な結
果が得られた。
ｉ層４の厚さの１〜１００倍の場合、Ｓｉ層４の表面の
変形、ＳｉとＭｇＯ・Ａｈ（ｈの反応、および再結晶後
のＳｉ中に存在する結晶欠陥の３点において、良好な結
果が得られた。
前２者は移動速度が大きい程抑制され、後１者は逆に増
加する。これはＳｉ層４の膜厚とも関係し、膜厚が厚い
程移動速度の許容範囲は広くなる。（３）熔融領域の幅
はＳｔ層４の厚さの１００倍以下、深さはＳｉ層４の厚
さに等しくする。
加する。これはＳｉ層４の膜厚とも関係し、膜厚が厚い
程移動速度の許容範囲は広くなる。（３）熔融領域の幅
はＳｔ層４の厚さの１００倍以下、深さはＳｉ層４の厚
さに等しくする。
レーザアニール等に使用されるアルゴン（Ａｒ）レーザ
では、波長スペクトルが可視域の短い方にあるので表層
で輻射エネルギが吸収されるが、カーボンヒータは波長
スペクトルが長い波長帯までおよんでいるので、Ｓｉ層
４の表面より深い所まで輻射エネルギが到達する。従っ
て熔融領域の幅が大きくなると、それにつれて熔融深さ
は深くなっている。
では、波長スペクトルが可視域の短い方にあるので表層
で輻射エネルギが吸収されるが、カーボンヒータは波長
スペクトルが長い波長帯までおよんでいるので、Ｓｉ層
４の表面より深い所まで輻射エネルギが到達する。従っ
て熔融領域の幅が大きくなると、それにつれて熔融深さ
は深くなっている。
熔融領域の幅が大きくなると、必要以上に高温になる部
分が生じ、Ｓｉ層４の表面の変形、ＳｔとＭｇＯ’ Ａ
ｌ２Ｏ３の反応が発生する。この熔融領域の幅はＳｉ層
４の厚さと密接な関係にあり、Ｓｔ層４の厚さが薄い程
熔融領域の幅は小さくする必要がある。実験によると熔
融領域の幅は上記の範囲内にあることが必要であった。
分が生じ、Ｓｉ層４の表面の変形、ＳｔとＭｇＯ’ Ａ
ｌ２Ｏ３の反応が発生する。この熔融領域の幅はＳｉ層
４の厚さと密接な関係にあり、Ｓｔ層４の厚さが薄い程
熔融領域の幅は小さくする必要がある。実験によると熔
融領域の幅は上記の範囲内にあることが必要であった。
一方、熔融領域の深さは５ｉ０２上の多結晶Ｓｉの場合
と異なり、ＭｇＯ・Ａｌ２Ｏ３上のＳｉは単結晶である
ため、ＭｇＯ・Ａｈａ３界面まで熔融する必要がないと
考えられたが、実験によるとＳｉ０ｇ上の多結晶Ｓｉの
場合と同様にＭｇＯ−Ａｌ２Ｏ３界面まで熔融しなけれ
ば結晶欠陥が低減しないことが分かった。
と異なり、ＭｇＯ・Ａｌ２Ｏ３上のＳｉは単結晶である
ため、ＭｇＯ・Ａｈａ３界面まで熔融する必要がないと
考えられたが、実験によるとＳｉ０ｇ上の多結晶Ｓｉの
場合と同様にＭｇＯ−Ａｌ２Ｏ３界面まで熔融しなけれ
ば結晶欠陥が低減しないことが分かった。
このことは熔融領域の深さがＳｉ層４の厚さより小さい
場合は、Ｓｉの再結晶化は横方向からだけでなく、ある
程度、底の方向からも進み、熔融領域の底の部分におい
て未熔融部分の欠陥を引き継ぐことによると考えられる
。
場合は、Ｓｉの再結晶化は横方向からだけでなく、ある
程度、底の方向からも進み、熔融領域の底の部分におい
て未熔融部分の欠陥を引き継ぐことによると考えられる
。
熔融状態のＳｉは極めて活性であるため、ＭｇＯ・Ａｌ
２Ｏ＋層と反応させないため、必要以上の加熱を行って
はならない。加熱の程度はＳｉ表面における熔融領域の
幅と直接関係しているため、この幅の制御が重要となる
。
２Ｏ＋層と反応させないため、必要以上の加熱を行って
はならない。加熱の程度はＳｉ表面における熔融領域の
幅と直接関係しているため、この幅の制御が重要となる
。
以上のように、Ｓｔ／ ＭｇＯ・Ａ１２（ｈ ／Ｓｉ構
造のゾーンメルティングは多結晶Ｓｉ／５ｉＯｚ／Ｓｉ
構造のそれに比較して、結晶欠陥が極めて少ない高品位
の５ＯＩｊＩ域が得られる反面、メルティングパラメー
タの制御は難しくなる。
造のゾーンメルティングは多結晶Ｓｉ／５ｉＯｚ／Ｓｉ
構造のそれに比較して、結晶欠陥が極めて少ない高品位
の５ＯＩｊＩ域が得られる反面、メルティングパラメー
タの制御は難しくなる。
以上詳細に説明したように本発明によれば、ＭｇＯ・Ａ
１２Ｏ３上のＳｉ層を、Ｓｉ層表面を変形させることな
く、ＳｉとＭｇＯ・Ａ１２Ｏ．Ｊを反応させることなく
、結晶欠陥の発生を抑制して再結晶化することができる
ので、従来よりも高品位のＳＯＩ領域が得られる。
１２Ｏ３上のＳｉ層を、Ｓｉ層表面を変形させることな
く、ＳｉとＭｇＯ・Ａ１２Ｏ．Ｊを反応させることなく
、結晶欠陥の発生を抑制して再結晶化することができる
ので、従来よりも高品位のＳＯＩ領域が得られる。
第１図（１１〜（６）は本発明による結晶成長方法を工
程順に示す基板断面図、 第２図は本発明によるゾーンメルティングを模式的に示
す平面図である。 図において、 １はＳｉ基板、 ２は単結晶ＭｇＯ・Ａｌ２Ｏ３層、 ３はＳｉＯ□層、 ４は単結晶Ｓｉ層、 ４八は多結晶Ｓｉ層、５は
５ｉ０２層、もしくはＳｉＯ□／ Ｓ ｉ ３ Ｎ ａ
層、６は基板ヒータ、 ７は第１図（１）〜（５）の工程を経た基板８は線状ヒ
ータ を示す。 本？酊
程順に示す基板断面図、 第２図は本発明によるゾーンメルティングを模式的に示
す平面図である。 図において、 １はＳｉ基板、 ２は単結晶ＭｇＯ・Ａｌ２Ｏ３層、 ３はＳｉＯ□層、 ４は単結晶Ｓｉ層、 ４八は多結晶Ｓｉ層、５は
５ｉ０２層、もしくはＳｉＯ□／ Ｓ ｉ ３ Ｎ ａ
層、６は基板ヒータ、 ７は第１図（１）〜（５）の工程を経た基板８は線状ヒ
ータ を示す。 本？酊
Claims (6)
- （１）半導体基板上にスピネル晶系の単結晶層を成長し
、該スピネル晶系の単結晶層上に部分的に多結晶半導体
層を含む単結晶半導体層を成長した後、該多結晶半導体
層を含む単結晶半導体層を帯状熔融して再結晶化するこ
とを特徴とする結晶成長方法。 - （２）前記半導体基板と単結晶半導体層が珪素であるこ
とを特徴とする特許請求の範囲第１項記載の結晶成長方
法。 - （３）前記スピネル晶系の単結晶層がマグネシヤスピネ
ル（ＭｇＯ・Ａｌ＿２Ｏ＿３）であることを特徴とする
特許請求の範囲第１項記載の結晶成長方法。 - （４）前記再結晶化速度が毎秒前記単結晶半導体層の厚
さの１〜１００倍であることを特徴とする特許請求の範
囲第１項記載の結晶成長方法。 - （５）前記帯状熔融の熔融領域の幅は前記単結晶半導体
層の厚さの１００倍以下であり、深さは前記単結晶半導
体層の厚さに等しいことを特徴とする特許請求の範囲第
１項記載の結晶成長方法。 - （６）前記半導体基板の温度が６００〜１１００℃であ
ることを特徴とする特許請求の範囲第２項記載の結晶成
長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2301585A JPS61183941A (ja) | 1985-02-08 | 1985-02-08 | 結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2301585A JPS61183941A (ja) | 1985-02-08 | 1985-02-08 | 結晶成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61183941A true JPS61183941A (ja) | 1986-08-16 |
Family
ID=12098663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2301585A Pending JPS61183941A (ja) | 1985-02-08 | 1985-02-08 | 結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61183941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006520404A (ja) * | 2003-01-06 | 2006-09-07 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | フルオロポリマーシーラント |
-
1985
- 1985-02-08 JP JP2301585A patent/JPS61183941A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006520404A (ja) * | 2003-01-06 | 2006-09-07 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | フルオロポリマーシーラント |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0933450B1 (en) | Method of making SiC single crystal and apparatus for making SiC single crystal | |
| JP3156382B2 (ja) | 化合物半導体単結晶およびその成長方法 | |
| EP0087426B1 (en) | Lateral epitaxial growth by seeded solidification | |
| JP2005532697A (ja) | 大口径ＳｉＣウェハおよびその製造方法 | |
| JPS61183941A (ja) | 結晶成長方法 | |
| KR100421125B1 (ko) | 쵸코랄스키법에의한결정제조장치,결정제조방법및그로부터제조된결정 | |
| JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
| US20110212630A1 (en) | Method for preparing a self-supporting crystallized silicon thin film | |
| US6794274B2 (en) | Method for fabricating a polycrystalline silicon film | |
| JPH0614511B2 (ja) | 半導体薄膜の結晶化方法 | |
| JPS61185917A (ja) | 半導体装置の製造方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| EP0319082A1 (en) | Method of forming a thin monocrystalline layer of a semiconductor material on a substrate | |
| JPH0354819A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2010278211A (ja) | 炭化シリコン膜の製造方法 | |
| JPS5979518A (ja) | 半導体薄膜の形成方法 | |
| JP2554336B2 (ja) | 誘電体分離基板の製造方法 | |
| JP3142893B2 (ja) | 薄膜半導体装置 | |
| JP3150719B2 (ja) | 薄膜半導体基板およびその製造方法 | |
| JPH0118575B2 (ja) | ||
| JPH03116924A (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS6083322A (ja) | 半導体薄膜の結晶化方法 | |
| JPH02150017A (ja) | 薄膜半導体 | |
| JPH0380180A (ja) | 単結晶製造装置 | |
| JPS61106484A (ja) | 半導体装置用基板及びその製造方法 |