JPS61181129A - 露光方法 - Google Patents

露光方法

Info

Publication number
JPS61181129A
JPS61181129A JP60022290A JP2229085A JPS61181129A JP S61181129 A JPS61181129 A JP S61181129A JP 60022290 A JP60022290 A JP 60022290A JP 2229085 A JP2229085 A JP 2229085A JP S61181129 A JPS61181129 A JP S61181129A
Authority
JP
Japan
Prior art keywords
pattern
light
resist film
exposure
interrupting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60022290A
Other languages
English (en)
Other versions
JPH0321086B2 (ja
Inventor
Kazuya Nagase
永瀬 一哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60022290A priority Critical patent/JPS61181129A/ja
Publication of JPS61181129A publication Critical patent/JPS61181129A/ja
Publication of JPH0321086B2 publication Critical patent/JPH0321086B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置のウェハー処理工程における、フ
ォトプロセスの露光方法に関する。
半導体集積回路(IC)はLSI、VLSIと高度に集
積化され、微細化されてきた。それは、高集積化・高密
度化される程、高性能化される利点があるからであるが
、そのため、フォトプロセスでは、lpm程度、あるい
は、それ以下のサブミクロンの微細パターン(Fine
 Pattern)が形成されるようになってきた。
一方、高集積化・高密度化と共に、半導体基板面は段差
が激しくなり、特に、棄゛子間の配線を多層に積層する
場合、パターン精度が低下して、断線の心配が増加して
いる。
従って、フォトプロセスによってレジスト膜パターンを
形成する際、段差部分においても高精度なパターンが形
成されるよう、十分に配慮されなければならない。
[従来の技術] 第4図(a)は従来のフォトプロセスにおける、段差の
ある半導体面を露光する露光工程の断面図である0本例
は半導体基板1面に、膜厚数1000人の多結晶シリコ
ン膜からなる第1層の配線2が設けられ、その上に膜厚
1μmの燐珪酸ガラス膜からなる絶縁Ml!3を被覆し
、更に、その絶縁膜3上に膜厚1μmのアルミニウム膜
4を被着して、そのアルミニウム1114をパターン精
度グするためにレジストl1lI5を塗布し、そのレジ
ストjlli5にフォトマスク6に設けられたパターン
Pを転写している露光工程の断面図である。
尚、本例のレジスト1115はポジ型レジストで、露光
部が現像によって除去され、未露光部分が残存して、そ
の残存部からなるレジスト膜パターンが形成される。そ
のレジスト膜パターンによってアルミニウム膜がエツチ
ングされ、アルミニウム膜からなる第2層の配線が形成
されるものである。
第4図(b)は、このようなフォトプロセスを経て、第
2層の配線4が形成された平面図を示しており、同図は
第4図(a)に対応した図で、第4図(′b)のAA°
断面が第4図(a)である。
[発明が解決しようとする問題点] ところで、第4図(a)に示しているように、露光光線
をフォトマスク6を通して露光すると、第1層の配線2
が設けられて段差が生じた凸部側面では、光線がレジス
ト膜4を透過してアルミニウム1m!4に当たって側方
に反射し、ちょうど遮光パターンPで遮蔽した部分のレ
ジスト膜をも露光して、そのレジスト膜4を現像すると
、レジスト膜パターンがその部分で細くなる。
そうすると、そのレジスト膜パターンを保護膜にしてア
ルミニウム膜4をエツチングした場合、第4図(′b)
に示すような部分的に細まった部分Nを有する第2層の
配線4が形成される。
このような現象を、露光の凹面鏡効果と呼んでおり、こ
れは、ICの高集積化・高密度化の進展と共に、次第に
クローズアンプされてきた。配線にN部分ができれば、
ICの動作中にこのN部分での断線が起こり易くなって
、ICが破壊される。
従って、これを防止するため、最近、反射光を減衰させ
る染料を混入させたレジストが市販されているが、それ
はレジストの感度が低くくて、露光時間が長くかかり、
スループットが悪くなる欠点がある。
また、その他の対策として、通常感度のレジスト液を使
用して、第2層の配線を予め幅広く形成する等の方法も
採られているが、これは高集積化の面から必ずしも適切
な対策と云えない。
本発明は、このような問題点を解消させる露光方法を提
案するものである。
[問題点を解決するための手段] その問題は、基板凸部側面の凹面鏡効果によって照射光
が側方に反射し、遮光パターンの下のレジスト膜パター
ンを露光する領域には、凹面鏡効果が消滅するように、
遮光パターンを該領域まで拡げた転写マスクによって露
光する露光方法、または、その領域には、凹面鏡効果が
消滅するように、該領域に遮光パターン、あるいは、照
射光減衰パターンを設けた転写マスクによって露光する
露光方法によって解決される。
[作用] 即ち、本発明は、照射光が側方に反射して遮光パターン
の下のレジスト膜を露光する領域に露光光線を入射させ
ないか、又は、反射させないように、フォトマスクに遮
光パターンを設ける。
そうすれば、配線の細化が防止されて、断線の心配がな
くなり、高精度な配線などのパターンを作成することが
できる。
[実施例] 以下、図面を参照して実施例によって詳細に説明する。
第1図(a)は本発明にかかる一実施例の段差のある半
導体面を露光する露光工程の断面図を示しており、同図
は第4図に対応する図で、第4図と同一部材には同一記
号が付しである。本例では、フォトマスク16に設けた
遮光パターンPIを、従来のパターンPに凹面鏡効果が
発生する領域だけ拡げたパターンにしたものである。
このようなフォトマスクを用いて露光し、現像工程、ア
ルミニウム膜のエツチング工程を経て(フォトプロセス
を経て)、第2層の配線を形成すると、第1図(blに
示す平面図のような第2層の配線41が形成されて、配
線の細りがなくなる。なお、第1図伽)は第1図(a)
に対応した図であり、そのBB’断面が第1図(a)で
ある。
次に、第2図(a)は本発明にかかる他の実施例の露光
工程の断面図を示しており、本例では、従来のパターン
Pのほかに、凹面鏡効果が発生する領域に新たな遮光パ
ターンP2を設けたフォトマスり26を用いて、露光す
る。
第2図(b)は、このような露光工程を含んだフォトプ
ロセスを終えて、第2層の配線4″を形成した平面図を
示しており、図示のように、不要のアルミニウム領域A
が残存するが、第1図の例と同様に配線の細りがなく、
断線の心配がなくなる。
次に、第3図+8)は本発明にかかる更に他の実施例の
露光工程の断面図を示し、本例では、第2図の実施例と
同様に、従来パターンPに、凹面鏡効果が発生する領域
に新しい遮光パターンP、を設けたフォトマスク36を
用いるが、この遮光パターンP3は非常に微細なパター
ンにする。即ち、露光光線の廻り込みによって、レジス
トy!5には、遮光パターンP3の転写パターンか形成
されない程度のパターン幅、例えば、パターン側面端部
からの露光食い込み幅をLとすると、遮光パターンP3
の幅を2Lにする。
そうすると、第3図山)に示す平面図のように、細りの
ない第2層の配線4”が形成され、且つ、不要のアルミ
ニウム領域Aも消滅する。
以上のような露光方法を用いれば、段差ある基板上に高
精度にレジスト膜パターンが形成できる。
従って、それを保護膜にして形成した基板面のパターン
は精度が良くなって、ICの品質、信頼性が改善される
ものである。
[発明の効果] 上記の説明から明らかなように、本発明によれば段差の
ある基板面に高精度にパターンニングできて、ICの信
頼性2品質の向上に大きく寄与するものである。
【図面の簡単な説明】
第1図(alは本発明にがかる一実施例の露光工程の断
面図、同図(blはその露光工程を含むフォトプロセス
を経て配線パターンを形成した平面図、第2図(a)お
よび第3図(烏)は本発明にかかる他の実施例の露光工
程の断面図、同図−)はその露光工程を含むフォトプロ
セスを経て配線パターンを形成した平面図、 第4図(a)は従来の露光工程の断面図、同図−)はそ
の露光工程を含むフォトプロセスを経て配線パターンを
形成した平面図である。 図において、 lは半導体基板、   2は第1層の配線、3は絶縁膜
、 4.4’、4”はアルミニウム膜、又は第2層の配線、 5はレジスト膜、 6 、16.26.36はフォトマスク、P +  P
 + 、P 2 +  P 3は遮光パターン、を示し
ている。 第1s +        + + ÷ 第211 第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上のレジスト膜を露光する工程において、基
    板凸部側面の凹面鏡効果によつて照射光が側方に反射し
    、遮光パターンの下のレジスト膜パターンを露光する領
    域には、凹面鏡効果が消滅するように、遮光パターン、
    あるいは照射光減衰パターンを該領域まで拡げた転写マ
    スクによつて露光するようにしたことを特徴とする露光
    方法。
JP60022290A 1985-02-06 1985-02-06 露光方法 Granted JPS61181129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60022290A JPS61181129A (ja) 1985-02-06 1985-02-06 露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60022290A JPS61181129A (ja) 1985-02-06 1985-02-06 露光方法

Publications (2)

Publication Number Publication Date
JPS61181129A true JPS61181129A (ja) 1986-08-13
JPH0321086B2 JPH0321086B2 (ja) 1991-03-20

Family

ID=12078613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60022290A Granted JPS61181129A (ja) 1985-02-06 1985-02-06 露光方法

Country Status (1)

Country Link
JP (1) JPS61181129A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5722240A (en) * 1980-07-15 1982-02-05 Matsushita Electric Ind Co Ltd Photomask for proximity exposure
JPS5791523A (en) * 1980-11-28 1982-06-07 Fujitsu Ltd Manufacture of semiconductor device
JPS57138638A (en) * 1981-02-20 1982-08-27 Toshiba Corp Photoetching mask
JPS59192248A (ja) * 1983-04-15 1984-10-31 Hoya Corp レテイクル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5722240A (en) * 1980-07-15 1982-02-05 Matsushita Electric Ind Co Ltd Photomask for proximity exposure
JPS5791523A (en) * 1980-11-28 1982-06-07 Fujitsu Ltd Manufacture of semiconductor device
JPS57138638A (en) * 1981-02-20 1982-08-27 Toshiba Corp Photoetching mask
JPS59192248A (ja) * 1983-04-15 1984-10-31 Hoya Corp レテイクル

Also Published As

Publication number Publication date
JPH0321086B2 (ja) 1991-03-20

Similar Documents

Publication Publication Date Title
JPS62135837A (ja) ホトマスクおよびそれを用いた写真蝕刻法
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
JPS61181129A (ja) 露光方法
JPH0795543B2 (ja) エツチング方法
JPH0664337B2 (ja) 半導体集積回路用ホトマスク
JPH03209711A (ja) 半導体装置の製造方法
JPH0536583A (ja) 位置合せ方法および半導体集積回路装置の製造方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH0594945A (ja) パターン形成方法
JPH05134388A (ja) 露光方法
JP2626234B2 (ja) 半導体装置の製造方法
JPS603620A (ja) 微細パタ−ンの形成方法
JP2875556B2 (ja) 半導体素子の製造方法
KR100212011B1 (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법
JP2666420B2 (ja) 半導体装置の製造方法
KR970009821B1 (ko) 반도체소자의 제조방법
KR0171168B1 (ko) 노광 마스크
JP2737256B2 (ja) 半導体装置の製造方法
JPH08148403A (ja) 半導体装置の製造方法
KR20030092569A (ko) 반도체 소자의 제조 방법
KR20000043246A (ko) 반도체 소자의 위상 반전 마스크 제조방법
JP3167398B2 (ja) 半導体装置の製造方法
JPS63221619A (ja) 半導体装置の製造方法
JPH07169671A (ja) 半導体装置の製造方法
JPH07240421A (ja) 半導体装置の配線形成方法