JPS61180447A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61180447A JPS61180447A JP2032385A JP2032385A JPS61180447A JP S61180447 A JPS61180447 A JP S61180447A JP 2032385 A JP2032385 A JP 2032385A JP 2032385 A JP2032385 A JP 2032385A JP S61180447 A JPS61180447 A JP S61180447A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- silicon
- region
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高密度でかつ高速性を備えた半導体装置の製造
方法に関するものである。
方法に関するものである。
従来の技術
絶縁物上の単結晶シリコン層に半導体集積回路を形成す
る、いわゆるＳ ＯＩ （５ｉｌｉｃｏｎ−Ｏｎ −Ｉ
ｎｓｕｌａｔｏｒ ）構造は寄生容量が小さいため高速
性に優れていること、また相補型ＭＯ８）ランジスタに
おいてはラッチアップを生じないこと等の点から大規模
集積回路への適用が検討されてきた。
る、いわゆるＳ ＯＩ （５ｉｌｉｃｏｎ−Ｏｎ −Ｉ
ｎｓｕｌａｔｏｒ ）構造は寄生容量が小さいため高速
性に優れていること、また相補型ＭＯ８）ランジスタに
おいてはラッチアップを生じないこと等の点から大規模
集積回路への適用が検討されてきた。
数あるｓｏｒ技術のなかでも、最も実用化に近いとされ
ている技術の１つがＳＩＭＯＸ（５ｅｐａｒａｔｉｏｎ
−ｂｙ （ｍｐｌａｎｔｅｄ−Ｏｘｙｇｅｎ ）技術で
ある（例えば、Ｋ、Ｉｚｕｍｉ、Ｍ、Ｄｏｋｅｎ ａｎ
ｄＨ６ムｒｉ７ｏｓｈｉ ； ｘｌｅｃｔｒｏｎ、Ｌｅ
ｔｔ、 、 １４（１９７Ｂ）Ｐ。６９３）。この方法
はシリコン基板に酸素イオンを高濃度注入し、埋め込み
酸化膜層を形成することにより基板を絶縁物化する方法
である。第２図ム、Ｂはその製造工程を示す断面図であ
る。
ている技術の１つがＳＩＭＯＸ（５ｅｐａｒａｔｉｏｎ
−ｂｙ （ｍｐｌａｎｔｅｄ−Ｏｘｙｇｅｎ ）技術で
ある（例えば、Ｋ、Ｉｚｕｍｉ、Ｍ、Ｄｏｋｅｎ ａｎ
ｄＨ６ムｒｉ７ｏｓｈｉ ； ｘｌｅｃｔｒｏｎ、Ｌｅ
ｔｔ、 、 １４（１９７Ｂ）Ｐ。６９３）。この方法
はシリコン基板に酸素イオンを高濃度注入し、埋め込み
酸化膜層を形成することにより基板を絶縁物化する方法
である。第２図ム、Ｂはその製造工程を示す断面図であ
る。
第２図人はシリコン基板１にエネルギー２００ｋｅｌＶ
。
。
ドーズ量１〜３ Ｘ １０１８／ｄ程度の酸素イオンの
高濃度イオン注入を行い、不活性ガス中例えばムｒガス
中で熱処理を行うことにより注大層を埋め込み酸化膜層
２に変質し、シリコン単結晶基板１からシリコン単結晶
薄膜３を電気的に分離形成したものである。これにより
約０．５μ厚の埋め込み酸化膜２と約０．２μ厚の上部
シリコン層３が形成される。イオン注入後、通常はイオ
ン注入による損傷の比較的小さい表面の極く薄い領域を
種領域として例えば１１５０’Ｃアルゴンガス中でアニ
ールし、上部シリコン領域３余再結晶化する。
高濃度イオン注入を行い、不活性ガス中例えばムｒガス
中で熱処理を行うことにより注大層を埋め込み酸化膜層
２に変質し、シリコン単結晶基板１からシリコン単結晶
薄膜３を電気的に分離形成したものである。これにより
約０．５μ厚の埋め込み酸化膜２と約０．２μ厚の上部
シリコン層３が形成される。イオン注入後、通常はイオ
ン注入による損傷の比較的小さい表面の極く薄い領域を
種領域として例えば１１５０’Ｃアルゴンガス中でアニ
ールし、上部シリコン領域３余再結晶化する。
次に従来のＬＳＩ製造工程を用いて選択酸化法によりリ
コン単結晶基板３の一部分を酸化し、シリコン基板から
分離されたシリコン単結晶領域６を得、ここにトランジ
スタ等必要な素子を形成する。（第２図Ｂ） 発明が解決しようとする問題点 第２図に示す方法で製造されたものはシリコン単結晶領
域６の底面及び側面が酸化物であり、寄性容量も小さく
なシ良効であるが、次の様な問題点を有している。
コン単結晶基板３の一部分を酸化し、シリコン基板から
分離されたシリコン単結晶領域６を得、ここにトランジ
スタ等必要な素子を形成する。（第２図Ｂ） 発明が解決しようとする問題点 第２図に示す方法で製造されたものはシリコン単結晶領
域６の底面及び側面が酸化物であり、寄性容量も小さく
なシ良効であるが、次の様な問題点を有している。
（１）１ｏ１８／ｃｄ程度の酸素の高ドーズイオン注入
を必要とするため、シリコン基板表面の結晶に多数の欠
陥が生じる。また、通常のイオン注入装置では処理時間
がウェハあたり数時間以上が必要となシ、製造コストが
高い。
を必要とするため、シリコン基板表面の結晶に多数の欠
陥が生じる。また、通常のイオン注入装置では処理時間
がウェハあたり数時間以上が必要となシ、製造コストが
高い。
（２）第２図人におけるシリコン単結晶薄膜３の厚みは
酸素イオン注入のエネルギーとドーズ量で決まシ、通常
のイオン注入装置を用いた場合、注入エネルギーの最大
は３００に６Ｖとすると０．３〜０．４μｍが最大値と
なる。
酸素イオン注入のエネルギーとドーズ量で決まシ、通常
のイオン注入装置を用いた場合、注入エネルギーの最大
は３００に６Ｖとすると０．３〜０．４μｍが最大値と
なる。
本発明はかかる問題点に鑑みてなされたものでＳＩＭＯ
Ｘ技術で用いられている酸素イオン注入よシもはるかに
小さいドーズ量で、よシ深い位置に埋め込み酸化膜層の
形成を可能にするものである。
Ｘ技術で用いられている酸素イオン注入よシもはるかに
小さいドーズ量で、よシ深い位置に埋め込み酸化膜層の
形成を可能にするものである。
問題点を解決するだめの手段
本発明の半導体装置の製造方法は、シリコン基板にＩＱ
”０１１２程度のイオン注入を行うとイオン注入により
損傷を受けた領域がアモルファス化し、その領域が周囲
に比べて数倍以上早くエツチングされるという現象を用
いたものである。
”０１１２程度のイオン注入を行うとイオン注入により
損傷を受けた領域がアモルファス化し、その領域が周囲
に比べて数倍以上早くエツチングされるという現象を用
いたものである。
すなわち、まずシリコン基板に水素、ヘリウム。
炭素、窒素、酸素、フッ素、ネオン等のイオンを５ Ｘ
１０”から１×１０１７ＣＩＰＫ−２程度高エネルギ
ー注入して、イオンの投影飛程近傍に埋め込まれたアモ
ルファス領域を形成する。次に表面からシリコン基板を
エツチングしてアモルファス領域にａする溝を形成し、
溝を通してアモルファス領域を選択エツチング除去する
。最後にエツチング除去した領域を熱酸化してシリコン
基板から電気的に分離する。
１０”から１×１０１７ＣＩＰＫ−２程度高エネルギ
ー注入して、イオンの投影飛程近傍に埋め込まれたアモ
ルファス領域を形成する。次に表面からシリコン基板を
エツチングしてアモルファス領域にａする溝を形成し、
溝を通してアモルファス領域を選択エツチング除去する
。最後にエツチング除去した領域を熱酸化してシリコン
基板から電気的に分離する。
作用
この様な本発明の製造方法によれば、
（１）従来のＳＩＭＯＸ技術に比べてイオン注入のドー
ズ量が１桁またはそれ以下になるので、分離形成される
単結晶島の残留欠陥が少なくなる。
ズ量が１桁またはそれ以下になるので、分離形成される
単結晶島の残留欠陥が少なくなる。
またイオン注入に要する時間も１桁以上短縮できる。
（２）従来のＳＩＭＯＸ技術では表面に分離形成される
単結晶島の厚みはイオン注入した酸素イオンの分布によ
り決まっていたため、厚くすることができず、良質な単
結晶が得られるのは極く薄い表面層に限られていたが、
本発明の製造方法では酸素イオン以外の軽元素、例えば
水素。
単結晶島の厚みはイオン注入した酸素イオンの分布によ
り決まっていたため、厚くすることができず、良質な単
結晶が得られるのは極く薄い表面層に限られていたが、
本発明の製造方法では酸素イオン以外の軽元素、例えば
水素。
ヘリウム、窒素等のイオンを用いることができるので、
分離形成される単結晶島の厚みを必要に応じてよシ厚く
形成できる。
分離形成される単結晶島の厚みを必要に応じてよシ厚く
形成できる。
実施例
本発明の半導体装置の製造方法の実施例を第１図を用い
て詳しく説明する。
て詳しく説明する。
第１図Ａ−Ｈは本発明の半導体装置の製造方法の１実施
例を示したものである。まず、シリコン基板１上に熱酸
化処理により約ＳＯＯ人のシリコン酸化膜６を形成し、
さらに減圧ＣＶＤ法により約１０００人のシリコン窒化
膜７を堆積した。次に基板１から電気的に分離したい領
域の一部分にイオン注入に対してマスクとなる物質８（
例えばＣＶＤ法により形成したシリケートガラス約２μ
ｍ）を写真食刻により選択的に形成した。（第１図人）
次にエネルギー１００ＫｅＶ、 ドーズ量５Ｘ１０”、
イｊの水素イオン注入を行った。すると第１図Ｂに示す
様に表面から深さ約１μｍの所に厚み約０．３μｍのア
モルファス領域９が形成された。この場合シリケートガ
ラス８の下方にあたる領域１ｏはイオン注入されないの
でアモルファス化しない。
例を示したものである。まず、シリコン基板１上に熱酸
化処理により約ＳＯＯ人のシリコン酸化膜６を形成し、
さらに減圧ＣＶＤ法により約１０００人のシリコン窒化
膜７を堆積した。次に基板１から電気的に分離したい領
域の一部分にイオン注入に対してマスクとなる物質８（
例えばＣＶＤ法により形成したシリケートガラス約２μ
ｍ）を写真食刻により選択的に形成した。（第１図人）
次にエネルギー１００ＫｅＶ、 ドーズ量５Ｘ１０”、
イｊの水素イオン注入を行った。すると第１図Ｂに示す
様に表面から深さ約１μｍの所に厚み約０．３μｍのア
モルファス領域９が形成された。この場合シリケートガ
ラス８の下方にあたる領域１ｏはイオン注入されないの
でアモルファス化しない。
この実施例では水素イオンを注入した例を示したが、必
ずしも水素である必要はない。すなわち、原子量が比較
的小さく、シリコン中での投影飛程の大きいイオンのう
ちシリコン中で不活性なヘリウム、ネオン、シリコン等
のイオンや、シリコン中ではシリコンと結合して絶縁物
を形成する炭素。
ずしも水素である必要はない。すなわち、原子量が比較
的小さく、シリコン中での投影飛程の大きいイオンのう
ちシリコン中で不活性なヘリウム、ネオン、シリコン等
のイオンや、シリコン中ではシリコンと結合して絶縁物
を形成する炭素。
窒素、酸素等のイオンを用いることができる。イオン注
入により生じる損傷の分布はほぼ注入したイオンの分布
に従うため、イオン種、加速エネルギー、ドーズ量を選
ぶことによりアモルファス領域の深さ、厚みを制御でき
る。例えば加速エネルギー１００ ＫｅＶにおけるイオ
ンの飛程は次表に示す様になる。
入により生じる損傷の分布はほぼ注入したイオンの分布
に従うため、イオン種、加速エネルギー、ドーズ量を選
ぶことによりアモルファス領域の深さ、厚みを制御でき
る。例えば加速エネルギー１００ ＫｅＶにおけるイオ
ンの飛程は次表に示す様になる。
表 Ｓｉへのイオン注入時の射影飛程
この点は、用いるイオンが酸素イオンに限られていた従
来のＳＩＭＯＸ技術に比べて、本発明の利点の１つであ
る。次にマスク物質８を除去したのち第１図Ｇに示す様
に島領域として分離する部分を７オトレジスト１１で被
い、周知の異方性エツチング、例えば四塩化炭素等のガ
スを用いたりアクティブイオンエツチングを用いてシリ
コン窒化膜７．シリコン酸化膜６．シリコン基板１を工
２テングしアモルファス領域９に達する溝１２を形成す
る。フォトレジスト１１を除去した後、希釈した弗酸と
過酸化水素水の混合液または希釈した弗酸と硝酸混合液
等の液中に浸し、アモルファス領域９をエツチング除去
する。この場合、アモルファス領域のエツチングレート
は損傷の程度により異るが、単結晶領域の数倍から数１
０倍以上であるので、はとんど選択的にアモルファス領
域９のエツチングが進行する（第１図Ｄ）。アモルファ
ス領域のエツチング方法には前述した様なエツチング液
を用いる方法の他に、塩素系又は弗素系のガス中での塩
素系又は弗素系のラジカルとアモルファス領域との反応
を用いることもできる。
来のＳＩＭＯＸ技術に比べて、本発明の利点の１つであ
る。次にマスク物質８を除去したのち第１図Ｇに示す様
に島領域として分離する部分を７オトレジスト１１で被
い、周知の異方性エツチング、例えば四塩化炭素等のガ
スを用いたりアクティブイオンエツチングを用いてシリ
コン窒化膜７．シリコン酸化膜６．シリコン基板１を工
２テングしアモルファス領域９に達する溝１２を形成す
る。フォトレジスト１１を除去した後、希釈した弗酸と
過酸化水素水の混合液または希釈した弗酸と硝酸混合液
等の液中に浸し、アモルファス領域９をエツチング除去
する。この場合、アモルファス領域のエツチングレート
は損傷の程度により異るが、単結晶領域の数倍から数１
０倍以上であるので、はとんど選択的にアモルファス領
域９のエツチングが進行する（第１図Ｄ）。アモルファ
ス領域のエツチング方法には前述した様なエツチング液
を用いる方法の他に、塩素系又は弗素系のガス中での塩
素系又は弗素系のラジカルとアモルファス領域との反応
を用いることもできる。
次にウェハを熱酸化し、約１μｍの酸化膜１３を形成し
た。
た。
この際、第１図りのアモルファス化していない領域１ｏ
は酸化され、シリコン基板１から電気的に分離したシリ
コン単結晶島１４が形成された（第１図Ｅ）。このとき
シリコン基板に形成した溝１２が広い場合、第１図Ｅに
示す様に熱酸化膜に囲まれた溝１５が形成される場合が
あった。その場合、凸凹による配線の断線等を防止する
ため基板表面に多結晶シリコン１６をＬＰＣＶＤ法によ
り約６０００人堆積し、フォトレジスト１７をスピンコ
ードしたのち多結晶シリコンと７オトレジストとがほぼ
同一レートでエツチングされる条件でドライエツチング
する。いわゆるエッチバック法により平坦化を行った。
は酸化され、シリコン基板１から電気的に分離したシリ
コン単結晶島１４が形成された（第１図Ｅ）。このとき
シリコン基板に形成した溝１２が広い場合、第１図Ｅに
示す様に熱酸化膜に囲まれた溝１５が形成される場合が
あった。その場合、凸凹による配線の断線等を防止する
ため基板表面に多結晶シリコン１６をＬＰＣＶＤ法によ
り約６０００人堆積し、フォトレジスト１７をスピンコ
ードしたのち多結晶シリコンと７オトレジストとがほぼ
同一レートでエツチングされる条件でドライエツチング
する。いわゆるエッチバック法により平坦化を行った。
（第１図Ｆ、Ｇ）さらに溝に残った多結晶シリコン１６
′を酸化した後、島領域表面の窒化膜等を除去し、通常
のＭＯ３型集積回路の製造工程を経てＭＯ８型集積回路
を得ることができた。先に述べた本発明の適用例ではア
モルファス化していない領域１ｏ（第１図Ｂ参照）は熱
酸化工程で完全に酸化物に変質してしまう場合を示した
が、中央部を未酸化の状態にしておいても良い。すなわ
ちシリコン基板１とシリコン単結晶島１４との導電路を
確保しておくことによ）、例えばＭＯ８型集積回路では
基板電位をシリコン基板から供給したシ、同期信号を伝
達したシすることができる。
′を酸化した後、島領域表面の窒化膜等を除去し、通常
のＭＯ３型集積回路の製造工程を経てＭＯ８型集積回路
を得ることができた。先に述べた本発明の適用例ではア
モルファス化していない領域１ｏ（第１図Ｂ参照）は熱
酸化工程で完全に酸化物に変質してしまう場合を示した
が、中央部を未酸化の状態にしておいても良い。すなわ
ちシリコン基板１とシリコン単結晶島１４との導電路を
確保しておくことによ）、例えばＭＯ８型集積回路では
基板電位をシリコン基板から供給したシ、同期信号を伝
達したシすることができる。
また、ＭＯ５型集積回路以外にもバイポーラ型集積回路
、ＳＩＴ集積回路等、他の半導体集積回路に適用しても
先に述べた効果が得られることは言うまでもない。
、ＳＩＴ集積回路等、他の半導体集積回路に適用しても
先に述べた効果が得られることは言うまでもない。
発明の効果
本発明の半導体装置の製造方法はシリコン基板にイオン
注入した際に注入領域がアモルファス化し、その領域が
アモルファス化していない領域よシ極めて早くエツチン
グされるという現象を利用してシリコン基板から分離し
たシリコン島領域を形成するものである。このため従来
のＳＩＭＯＸ茨術に比べて （１）イオン注入が比較的低ドーズで良い（５×１０１
５〜１０１７／ｌｒｉ程度）ため、分離したシリコン島
の結晶性が良効である。
注入した際に注入領域がアモルファス化し、その領域が
アモルファス化していない領域よシ極めて早くエツチン
グされるという現象を利用してシリコン基板から分離し
たシリコン島領域を形成するものである。このため従来
のＳＩＭＯＸ茨術に比べて （１）イオン注入が比較的低ドーズで良い（５×１０１
５〜１０１７／ｌｒｉ程度）ため、分離したシリコン島
の結晶性が良効である。
（２）低ドーズで良いためにイオン注入装置を専有する
時間が短く済み、低コストである。
時間が短く済み、低コストである。
（３） イオン種が酸素イオンのみではなく、水素。
ヘリウム、炭素、窒素、酸素、フッ素、ネオン等のイオ
ンを用いることができるので、分離したシリコン島の厚
みを広範囲に制御できる等の利点を有している。そして
、本発明を集積回路に適用することにより、高速性に優
れかつラッチアップを生じない集積回路の実現が可能と
なる。
ンを用いることができるので、分離したシリコン島の厚
みを広範囲に制御できる等の利点を有している。そして
、本発明を集積回路に適用することにより、高速性に優
れかつラッチアップを生じない集積回路の実現が可能と
なる。
第１図ム〜Ｇは本発明の一実施例における半導体装置の
製造方法を説明するだめの断面図、第２図人、Ｂは従来
の８ＩＭＯ！技術を説明するだめの断面図である。 １・・・・・・シリコン基板、６・・・・・・シリコン
酸化膜、７・・・・・・シリコン窒化膜、８・・・・・
・シリケートカラス、９ ・・・・アモルファス領域、
１０・・・・・アモルファス化していない領域、１２・
・・・・・溝、１３・・・・・・シリコン酸化膜、１４
・・・・・・シリコン単結晶島、１６・・・・・・酸化
膜に囲まれた溝、１６，１．６’・・・・・・多結晶シ
リコン０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第 １ ｅ 、θ
７モルファズイヒして・Ｉ躯＼４良成第２図 手続補正書（方式） ％式％ 特許庁長官殿 ハ １事件の表示 昭和６０年特許願第２０３２３号 ２発明の名称 半導体装置の製造方法 ３補正をする者 事件との関係 特 許 出 願
人任 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者 山
下 俊 彦 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ア、補正の内容 明細書第３頁第３行から同第５行の［Ｋ、 Ｉｚｕｍｉ
・・・・・・Ｐ、５９３Ｊを「ケー・イズミ、エム・ド
ーケン及ヒエイチ・アリヨシ；エレクトロン レター。 １４（１９７Ｂ）５９３頁（Ｋ、 Ｉｚｕｍｉ 、 Ｍ
、 Ｄｏｋｅｎ ａｎｄＨ，ムｒｉｙｏｓｈｉ ； Ｅ
ｌｅｃｔｒｏｎ、Ｌｅｔｔ 、、 １４ （１９７８）
Ｐ、５９３）Ｊ に補正します。
製造方法を説明するだめの断面図、第２図人、Ｂは従来
の８ＩＭＯ！技術を説明するだめの断面図である。 １・・・・・・シリコン基板、６・・・・・・シリコン
酸化膜、７・・・・・・シリコン窒化膜、８・・・・・
・シリケートカラス、９ ・・・・アモルファス領域、
１０・・・・・アモルファス化していない領域、１２・
・・・・・溝、１３・・・・・・シリコン酸化膜、１４
・・・・・・シリコン単結晶島、１６・・・・・・酸化
膜に囲まれた溝、１６，１．６’・・・・・・多結晶シ
リコン０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第 １ ｅ 、θ
７モルファズイヒして・Ｉ躯＼４良成第２図 手続補正書（方式） ％式％ 特許庁長官殿 ハ １事件の表示 昭和６０年特許願第２０３２３号 ２発明の名称 半導体装置の製造方法 ３補正をする者 事件との関係 特 許 出 願
人任 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者 山
下 俊 彦 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ア、補正の内容 明細書第３頁第３行から同第５行の［Ｋ、 Ｉｚｕｍｉ
・・・・・・Ｐ、５９３Ｊを「ケー・イズミ、エム・ド
ーケン及ヒエイチ・アリヨシ；エレクトロン レター。 １４（１９７Ｂ）５９３頁（Ｋ、 Ｉｚｕｍｉ 、 Ｍ
、 Ｄｏｋｅｎ ａｎｄＨ，ムｒｉｙｏｓｈｉ ； Ｅ
ｌｅｃｔｒｏｎ、Ｌｅｔｔ 、、 １４ （１９７８）
Ｐ、５９３）Ｊ に補正します。
Claims (4)
- （１）半導体基体にイオン注入する工程と、前記半導体
基体上に形成された耐酸化性被膜をマスクとして前記イ
オン注入によって形成された損傷領域に達する第１の開
口部を形成する工程と、前記損傷領域をエッチングして
第２の開口部を形成する工程と、前記耐酸化性被膜をマ
スクとして酸化性雰囲気中で前記半導体基体を酸化処理
して前記第１、第２の開口部に酸化膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - （２）酸化物により充たされた第２の開口部が、隣接し
た第３の開口部と酸化物を介して接続されることを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 - （３）注入イオンが水素イオン、ヘリウムイオン、炭素
イオン、窒素イオン、酸素イオン、フッ素イオン、ネオ
ンイオン、シリコンイオンのいずれかであることを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 - （４）損傷領域を形成するためのイオン注入工程におい
て、イオン注入しない領域を一部に形成し、損傷領域の
エッチングの際の支持体として用いることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032385A JPS61180447A (ja) | 1985-02-05 | 1985-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032385A JPS61180447A (ja) | 1985-02-05 | 1985-02-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61180447A true JPS61180447A (ja) | 1986-08-13 |
Family
ID=12023921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032385A Pending JPS61180447A (ja) | 1985-02-05 | 1985-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61180447A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232866A (en) * | 1991-10-23 | 1993-08-03 | International Business Machines Corporation | Isolated films using an air dielectric |
| EP0703608A1 (en) * | 1994-09-23 | 1996-03-27 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Method for forming buried oxide layers within silicon wafers |
-
1985
- 1985-02-05 JP JP2032385A patent/JPS61180447A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232866A (en) * | 1991-10-23 | 1993-08-03 | International Business Machines Corporation | Isolated films using an air dielectric |
| EP0703608A1 (en) * | 1994-09-23 | 1996-03-27 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Method for forming buried oxide layers within silicon wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7166521B2 (en) | SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer | |
| US7485541B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US6800518B2 (en) | Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering | |
| JP5236290B2 (ja) | Ｓｏｉ基板材料 | |
| US20060001093A1 (en) | Silicon-on insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same | |
| KR20020094003A (ko) | 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법 | |
| JP3412470B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0439967A (ja) | 薄膜トランジスターの製造方法 | |
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| JP3522482B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JP2755614B2 (ja) | 半導体装置の製造方法 | |
| JPS61180447A (ja) | 半導体装置の製造方法 | |
| JP5254549B2 (ja) | 半導体複合構造体 | |
| JPH03211876A (ja) | 半導体装置 | |
| JP3302228B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP5466668B2 (ja) | 半導体複合体構造を形成する方法 | |
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| US20040029325A1 (en) | Method for making a soi semiconductor substrate with thin active semiconductor layer | |
| JPS60105247A (ja) | 半導体装置の製造方法 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
| TW557539B (en) | Method to form shallow trench isolation | |
| JP2000357665A (ja) | 半導体基板中に絶縁領域を形成する方法 |