JPS61180153A - プリント配線基板の試験装置およびその方法 - Google Patents

プリント配線基板の試験装置およびその方法

Info

Publication number
JPS61180153A
JPS61180153A JP60021087A JP2108785A JPS61180153A JP S61180153 A JPS61180153 A JP S61180153A JP 60021087 A JP60021087 A JP 60021087A JP 2108785 A JP2108785 A JP 2108785A JP S61180153 A JPS61180153 A JP S61180153A
Authority
JP
Japan
Prior art keywords
pins
printed circuit
pin
circuit board
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60021087A
Other languages
English (en)
Inventor
Junji Kobayashi
潤司 小林
Masataka Hirata
平田 正孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kikusui Electronics Corp
Original Assignee
Kikusui Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kikusui Electronics Corp filed Critical Kikusui Electronics Corp
Priority to JP60021087A priority Critical patent/JPS61180153A/ja
Publication of JPS61180153A publication Critical patent/JPS61180153A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はプリント配線基板の試験装置及びその方法に関
する。
〔発明の技術的背景〕
一般に電子機器ではプリント基板が多用されている。と
ころでこのようなプリント基板に部品を実装した状態に
おける不良の原因は、ハンダ付は時に、ハンダが隣接す
る配線ノやターン間にまたがって付着するいわゆる、ハ
ンダブリッジによるものが極めて多い。
ところで、従来のプリント配線基板の自動検査装置でこ
のような不良原因を発見するためには、特定の2ピン間
の抵抗値を測定してその値が数Ω乃至数十〇であれば合
格と判定していた。
〔背景技術の問題点〕
しかしながら、このようなものでは、予めハンダプリツ
ノを生じる可能性のある場所を判断して指定しておく必
要がある。したがって予想しない場所で生じたハンダプ
リツノについては、発見できない。またこのようなこと
が生じないように、漏れなく検査を行なうためには全て
のピン間について試験を行なう必要がらり、試験時間が
長大になり、しかも試験装置の規模も膨大なものとなる
〔発明の目的〕
本発明は上記の点に鑑みてなされたもので、試験時間の
短縮が可能で、しかも試験漏れを生じることもないプリ
ント配線基板の試験装置及びその方法を提供することを
目的とするものである。
〔発明の概要〕
本発明は対象とするピンだけを残して残余のピンを全て
短絡し、該対象とするピンと残余のピンとの間の抵抗値
を測定して所定の絶縁抵抗値を有することを試験し、こ
の操作をすべてのピンを対称とするピンとして行ない、
所定の絶縁抵抗値に達しない、対称とするピンについて
のみ全てのピンとの間で絶縁抵抗を測定する試験装置及
び方法を特徴とするものである。
〔発明の実施例〕
以下本発明の一実施例を図面を参照して詳細に説明する
。第1図は本発明の方法を実施する装置の一例を示すブ
ロック図である。図中1は、試験対象である、部品を実
装したプリント基板である。そして2は上記プリント基
板1の/4’ターンから相互に電気的な分離がなされて
いる部位を外部に導出する接続部である。該、接続部2
は、上記プリント基板1のパターンに対応して、相互に
絶縁され、かつ弾性的に突出する複数のピン3を植設し
ている。したがってこの接続部2に、上記プリント基板
1を載置すると該プリント基板ノの・ぐターンとピン3
との間の電気的な導通を図ることができる。
そして接続部2から各ピン3を導出して測定部4に接続
する。測定部4は上記各ピン間の抵抗値を、後述する手
順で順次に測定する。
そして測定部4の測定結果は、表示部5に表示する。
次に、各ピン3間の絶縁抵抗値の測定手順について第2
図に示すフローチャートを参照して説明する。なお、こ
こで、ピンの数は全部でM本とする。
先ず、ST 1で「スタート」すると、次のST2で「
対象とするピンQをQ=1とする」を行なう。そしてS
T 3で[ピンQt一対象とし、残余のピン1〜(Q−
1)および(Q+1.l〜Mt−全て短絡」を行なう。
そして次のST 4で「ピンQとピン1〜(Q−1)お
よび(Q+1)〜M間の抵抗は脆以上か?」を判定する
。そしてこの判定結果がYESであれば、次のST 5
を実行する。
ST 5では、「ピン番号QをQ+1.とする」を行な
う。次いでST 6でrQ=M+1か?」を判定する。
ここでQがMに達していれば全てのピンに対する測定を
終了したことになる。したがってST 7で「試験終了
表示」を行ないST 8で「終了」する。
またST 4の判定結果がNOであれば、ST9で「ピ
ンQとピン1〜(Q−1)および(Q+1)〜M間の抵
抗をそれぞれ測定」を実行する。
そして次にST 10で「測定値は論以上か?」全判定
する。そしてこの判定結果がYESであれば前述のST
 5へ戻る。またこの判定結果がNoであれば次のST
 11で「当該ピン番号を表示」を行なった後ST 5
へ戻る。
なおこのような測定手順を測定部4で行なうために、例
えば測定部4をマイクロコンピュータで制御してもよい
このような測定方法であれば、たとえばピン数が10本
の場合、すべてのピン間について抵抗の測定を行なうと
その測定回数は、 10X(10−1)=90回 となるが上記実施例によれば10回でよい。したがって
測定回数を著しく少なくできることにより、試験時間を
短くでき、装置も小規模なものとすることができる。
〔発明の効果〕
以上のように本発明によれば、特にハンダブリッジ等に
よるプリント基板の不良を短時間にもれなく試験するこ
とができ、装置も比較的小規模なものでよ〈産業上有用
なプリント配線基板の試験装置を提供することができる
【図面の簡単な説明】
第1図は本発明の方法を実施する装置の一実施例を示す
ブロック図、第2図は上記実施例の測定手順を示す70
−チャートである。 ノ・・・プリント基板、2・・・接続部、3・・・ピン
、4・・・測定部、5・・・表示部。 出願人代理人  弁理士 鈴 江 武 彦第1図

Claims (3)

    【特許請求の範囲】
  1. (1)試験を行なうプリント基板の配線パターンの所定
    位置に弾性的に当接する複数のピンを植設した接続部と
    、この接続部の上記各ピンに接続され対象とするピンを
    除いて残余の全てのピン間を短絡して上記対象とするピ
    ンとの間の抵抗を測定し該対象とするピンとして全ての
    ピンを順次に選択して抵抗の測定を行なう測定部と、こ
    の測定部の測定結果を表示する表示部とを具備するプリ
    ント配線基板の試験装置。
  2. (2)特許請求の範囲第1項記載のものにおいて、測定
    部はマイクロコンピュータによって制御するプリント配
    線基板の試験装置。
  3. (3)試験を行なうプリント基板の配線パターンの所定
    位置に弾性的に当接する複数のピンを介して上記プリン
    ト基板の配線パターン導出し、対象とするピンを除いて
    残余の全てのピン間を短絡して上記対象とするピンとの
    間の抵抗を測定し、該対象とするピンとして全てのピン
    を順次に選択して抵抗の測定を行ないこの測定結果を表
    示することを特徴とするプリント配線基板の試験方法。
JP60021087A 1985-02-06 1985-02-06 プリント配線基板の試験装置およびその方法 Pending JPS61180153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60021087A JPS61180153A (ja) 1985-02-06 1985-02-06 プリント配線基板の試験装置およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60021087A JPS61180153A (ja) 1985-02-06 1985-02-06 プリント配線基板の試験装置およびその方法

Publications (1)

Publication Number Publication Date
JPS61180153A true JPS61180153A (ja) 1986-08-12

Family

ID=12045089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60021087A Pending JPS61180153A (ja) 1985-02-06 1985-02-06 プリント配線基板の試験装置およびその方法

Country Status (1)

Country Link
JP (1) JPS61180153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023500A1 (de) * 1997-10-30 1999-05-14 Siemens Aktiengesellschaft Verfahren zum testen elektrischer baugruppen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158564A (ja) * 1982-03-16 1983-09-20 Nec Corp 印刷配線板の布線試験方法
JPS61118668A (ja) * 1984-11-15 1986-06-05 Rohm Co Ltd 多端子素子の短絡不良検査法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158564A (ja) * 1982-03-16 1983-09-20 Nec Corp 印刷配線板の布線試験方法
JPS61118668A (ja) * 1984-11-15 1986-06-05 Rohm Co Ltd 多端子素子の短絡不良検査法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023500A1 (de) * 1997-10-30 1999-05-14 Siemens Aktiengesellschaft Verfahren zum testen elektrischer baugruppen
US6456089B1 (en) 1997-10-30 2002-09-24 Siemens Aktiengesellschaft Method for testing electrical modules

Similar Documents

Publication Publication Date Title
JP3558434B2 (ja) 電気的配線検査方法及び装置
JP3228982B2 (ja) インサーキット試験装置
US6452410B1 (en) Apparatus and method for electrolytic bare board testing
EP1655612A1 (en) Universal test fixture
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
US6326797B2 (en) Apparatus and method for evaluating printed circuit board assembly manufacturing processes
JPS61180153A (ja) プリント配線基板の試験装置およびその方法
US4091325A (en) Verification technique for checking wrapped wire electronic boards
JPH09203765A (ja) ビジュアル併用型基板検査装置
JP3717578B2 (ja) 四端子測定法による接続不良リードの有無判別方法
JPS5817377A (ja) フラットケ−ブルの導通検査装置
JPH10170585A (ja) 回路基板検査方法
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
JPH0511022A (ja) 回路基板検査装置
JP2004239925A (ja) 電子回路検査装置
JP4490005B2 (ja) プリント回路板の試験方法及び試験装置
JPS62250375A (ja) 電気回路網の接続関係調査方法
JP2002043721A (ja) プリント基板の検査方法と検査装置
JP2705288B2 (ja) 回路基板検査方法と検査基板並びに回路基板検査装置
JPH0815361A (ja) プリント配線板の検査方法
KR980012185A (ko) 웨이퍼의 전기적 테스트 장치
JPH03101146A (ja) Ic検査装置
JPS638432B2 (ja)
JPS61147168A (ja) プラント基板の検査方法
JPH04355378A (ja) コンタクトプローブ接触確認法