JPS61177806A

JPS61177806A - 増幅回路

Info

Publication number: JPS61177806A
Application number: JP60019424A
Authority: JP
Inventors: Katsumi Nagano; 克己長野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-02-04
Filing date: 1985-02-04
Publication date: 1986-08-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、集積回路化に好適な増幅回路に関するもの
で、特に低い電源電圧で動作させる機器に使用されるも
のである。

〔発明の技術的背景とその問題点〕

一般に、電流増幅回路としてカレントミラー回路が広く
知られている。第５図は、上記カレントミラー回路を電
流増幅回路として使用したもので、入力側のトランジス
タＱａと出力側のトランジスタＱｂｘ〜Ｑｂｎとのエミ
ッタ面積の比で電流利得Ｇを決める増幅器になっている
。今、人、出力側の各トランジスタＱ　’　ｅ　Ｑｂｔ
〜Ｑｂｎカ同じ特性であるとすると、出力トランジスタ
の個数がｎであることから、電流利得Ｇ　＝　ｎとなる
。

上述した電流増幅器は、構成が簡単であることから良く
利用されるが、入力電圧ＶｌｎがトランジスタＱａのベ
ース、エミッタ間電圧Ｖｍｍで決められるため、低い電
源電圧で使用できない欠点がある。例えば、電源電圧Ｖ
ｃｃ　＝　Ｉ　Ｖで増幅器を設計する場合、入力電圧ｖ
ｉｎ　＝　Ｑ、７　Ｖでは動作マージンが不足する訳で
ある。

〔発明の目的〕

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、低い電源電圧で動作し、入力
電圧を低く設定できる増幅回路を提供することである。

〔発明の概要〕

すなわち、この発明においては上記の目的を達成するた
めに、カレントミラー回路を構成するトランジスタのエ
ミッタに抵抗を接続し、この抵抗とエミッタとの接続点
に入力電流を供給することによ逆入力電圧を低く設定し
ている。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して説明
する。第１図における入力端子１１には、　ＮＰＮ形の
トランジスタＱｏのエミッタが接続される。このトラン
ジスタＱｏは、ＮＰＮ形のトランジスタＱｌｌ〜Ｑｌｎ
とともにカレントミラー回路を構成するもので、これら
トランジスタＱｏおよびＱｌｌ〜Ｑｘｎのベースが共通
接続され、このベース共通接続点とトランジスタＱ。

のコレクタとが接続される。上記トランジスタＱｏのコ
レクタには、正の電源ライン１２から電流源１３ｏを介
して電流工０が供給され、上記トランジスタＱｌｔ〜Ｑ
１ｎの各コレクタには、電源ライン１２から電流源１３
１〜１３ｎを介して電流２Ｉｏが供給される。また、上
記トランジスタＱ１ｔ〜Ｑｔｎの各コレクタと出力端子
１４間には、　ＰＮＰ形のトランジスタＱｌｌ〜Ｑｘｎ
がそれぞれ接続され、これらトランジスタＱｚｔ〜Ｑｘ
ｎのペー　スにはバイアス電源端子１５が接続される。

そして、上記トランジスタＱｏおよびＱｌｌ〜Ｑ１ｎの
各エミッタと負の電源ライン１６間にはそれぞれ、抵抗
Ｒ・〜Ｒｎが接続されて成る。

次に、上記のような構成において動作を説明する。トラ
ンジスタＱｏのエミッタ側の入力端子１１には、入力電
流Ｉｌｎが供給され、トランジスタＱｚｔ”Ｑｚｎのコ
レクタ側の出力端子１４から増幅された出力電流Ｉｏｕ
ｔを得る。なお、バイアス電源端子１５にはＶｉ（０，
２ｖ）なるバイアス電圧が印加されている。電流源１３
ｏ、トランジスタＱｏおよび抵抗Ｒｏがこの回路の基準
となっておシ、トランジスタＱｌｌのベース電位はトラ
ンジスタＱｏのベース電位と等しいので、Ｖ＋ｓｚｏ＋
　Ｒ６（Ｉ　ｏ＋Ｉｉｎ　）＝Ｖｍｚ１ｔ＋ＲＩ　Ｉｃ
ｔｔ　”（１）となる。ここでＶｍｚｏ、Ｖｍｍｘｔは
それぞれ、トランジスタＱｏ、Ｑｔｘのベース、エミッ
タ間電圧、Ｉｃ１ｔはトランジスタＱｌｌのコレクタ電
流である。

なお、各トランジスタのエミッタ接地電流増幅率は充分
に大きいと仮定する。各々のトランジスタのＶｍｚが等
しく、抵抗Ｒ＠　ｅ　Ｒ１の抵抗値も等しいとすれば、ＩＣＩＩ　＝　Ｉｏ　−）−１１ｎ　　　　　−（２）
であり、　ＰＮＰ形トランジスタＱｓｔのコレクタ電流
Ｉｃ２１は・Ｉｃ１１　＝　２　Ｉｏ−ＩＣＩＩ＝　Ｉｏ　−Ｉｉｎ　　　　−（３）となる。上式（３）においては、トランジスタＱ２１の
ベース接地電流増幅率を「１」と仮定している。

同様にして、トランジスタＱ１２〜Ｑｔｎのコレクタ電
流は、Ｉｃ　！ｚ＝　Ｉｏ　＋　ｌ１ｎ１゜１゜＝１゜＋Ｉｉｎ　　　　””（“）となシ、曲
成（２）と同じになる。ＰＮＰ形トランジスタＱｓｚ〜
Ｑｘｎのコレクタ電流も曲成（３）と同様に求ま）、Ｉ（：ｓｘ：　２Ｉｏ　−１ｃｓｚ＝　Ｉｏ　−１１ｎ
ＩＣｚｌ＝２１゜−０゜１．＝、。−Ｉｉｎ　　””’
°）となる、出力電流Ｉｏｕｔは、トランジスタ。ｚ１
〜Ｑｚｎのコレクタ電流の和であるので、Ｉｏｕｔ＝　
ＩＨｘ　＋　Ｉｃｚｓ＋−１−Ｉｃｘｎ＝　ｎ　（Ｉｏ
　−１１ｎ　）　　　　−（６）である、上記出力電流
Ｉｏｕｔは、バイアス電流Ｉ。

と入力電流１１ｎとの差がｎ倍されたものとなっている
。つまり、出力電流ＩｏｕｔＫは入力電流１１ｎのｎ倍
の成分が含まれているので、増幅器として使用できる。

今、バイアス電流Ｉｏ＝１０μＡ。

Ｒｏ＝１０にΩとすると、トランジスタＱｏのエミツタ
電圧がこの増幅器の入力電圧であるので、Ｖｉｎ　＝　
Ｒｏ　・Ｉｏ　＝　０．　Ｉ　Ｖ　　　−（７）とな９
、低い入力電圧での動作を実現できる。

第２図は、前記第１図の回路の詳細な構成例を示してい
る０図において、前記第１図と同一構成部には同じ符号
を付してその説明は省略する。１２はトランジスタＱｓ
ｏ’ｔ　Ｑｓｏ＋ＱｓｔＡｔＱ　３１Ｂｙ・・’　ｊ　
Ｑ　３１１Ａｙ　Ｑ　ｓ　ｎＢから成るカレントミラー
回路で、このカレントミラー回路１７からトランジスタ
Ｑ６およびＱｌｌ〜Ｑ１ｎのコレクタにＩｏおよび２Ｉ
ｏなる電流を供給する。上記電流Ｉ。

は、次式（８）で表わされる。

ココテ、電源電圧Ｍａｃ　＝　１．１　Ｖ　、抵抗Ｒ８
６の抵抗値を４０にΩとすると、Ｉｏ！１０μＡとなる
。トランジスタＱｌｌのコレクタとトランジスタＱ！ｌ
のエミッタとの接続点には、２Ｉｏのバイアス電流を供
給するために、トランジスタＱｓｔＡ＊ＱｓｘＢのコレ
クタ共通接続点から電流を供給する。トランジスタＱｔ
ｘ＋Ｑｘｚ＊・・・ｅＱｔｎ＊Ｑ＊ｎについても同様で
ある。上記トランジスタＱＨ〜Ｑ！ｎのベースには、０
．２ｖのバイアス電圧Ｖｓが印加されているので、それ
ぞれのエミッタ電位は０．９Ｖとなる。従りて、カレン
トミラー回路１７を構成するトランジスタＱｓｓ〜Ｑｓ
ｎのコレクタ、エミッタ間電圧は０．２ｖとなる（　Ｖ
ｃｃ　＝　１．　Ｉ　Ｖとして）、１８はＮＰＮ形のト
ランジスタＱ４１゜９口および抵抗Ｒ４１〜Ｒ４４から
成るバイアス回路で、トランジスタＱａｘのエミッタと
抵抗Ｒ４４との接続点から得られるバイアス回路１８の
出力が、トランジスタＱ＊ｘ−Ｑｚｎのベースニノ々イ
アス電圧Ｖｍ（＝０．２Ｖ）として印加される。ここで
、電源電圧ｖｃｃ＝１．１ｖ、抵抗ＲｏｚＲｎの抵抗値
を１０にΩ、抵抗Ｒｓｏ＝４０にΩ、抵抗Ｒ４１＝１０
にΩ、抵抗Ｒ４雪＝２０にΩ、抵抗Ｒａ５＝７０にΩ、
および抵抗Ｒ４４＝５にΩとした時のノードＮ１〜Ｎ３
の電圧はそれぞれ、Ｎ１＝＝Ｑ、４Ｖ　、Ｎ、＝＝０．
９　Ｖ　、　Ｎ５＝０．９　Ｖとなる。

このような構成によれば、低い電源電圧で且つ入力電圧
が低くても充分に動作可能である。

第３図は、この発明の他の実施例を示すもので、前述し
た増幅回路を応用した電圧増幅器を示している。差動入
力電圧Ｗｉｎ　＋、　Ｖｉｎ−が印加される端子１９１
，１９２には、一対のＰＮＰ形トランジスタＱｓｔｙＱ
ｓｚのベースがそれぞれ接続される。これらトランジス
タＱｓｌｓＱｓｓのエミッタは共通接続され、このエミ
ッタ共通接続点と正の電源ライン２０間には、２Ｉｒ＋
なる電流を供給する電流源２１が設けられる。また、上
記トランジスタＱｍ＊ｐＱｓｓのコレクタ側にはそれぞ
れ、前記第１図および第２図に示した電流増幅器Ｇ１＋
Ｇ！の入力端が接続される。これら電流増幅器Ｇ１ｐＧ
鵞の出力端にはそれぞれ、カレントミラー回路を構成す
るＮＰＮ形のトランジスタＱｓ１ｔＱｓ＊のコレクタが
接続され、トランジスタＱｓｌｙＱｇｇのエミッタには
負の電源ライン２２が接続される。そして、出力端子２
３と上記負の電源ライン２２間にコレクタ。

エミッタがそれぞれ接続されたＮＰＮ形のトランジスタ
Ｑｓｓのベースが、上記トランジスタＱ。

のコレクタに接続されて成る。

次に、上記のような構成において動作を説明する。トラ
ンジスタＱｓｌｓＱｓｚから成る差動増幅器に、入力電
圧Ｖｌｎ　−）−、Ｗｉｎ−が印加されると、トランジ
スタＱＳ１ｓＱＩｔのコレクタ側にはそれぞれ上記入力
電圧Ｗｉｎ　＋、　Ｖｉｎ−に対応した電流が流れる。

このコレクタ電流が電流増幅器Ｇ１＊Ｇ！によりｎ倍に
電流増幅され、その出力電流が上記トランジスタＱ・１
ｔＱ＠ｍのコレクタに供給される。そして、上記トラン
ジスタＱｓｚのコレクタ電流の変化が、出力トランジス
タＱｇｓのベースに供給され、出力端子２３から出力さ
れる。

今、トランジスタＱ　ｓｉ　ｅ　Ｑ　ｓｔのベース入力
電圧Ｗｉｎ　＋、　Ｖｉｎ−の差をΔＶｉｎ、すなわち
、ΔＶ１ｎ＝（Ｖｉｎ＋）　−（Ｖｉｎ　−）　　　・
（９）とすると、差動増幅器のコレクタ電流中の差動成
分ΔＩは、 ΔＩ　＝　ｌ１ｒｎΔＶｌｎ　　　　　　　・・・ＱＱ
Ｉｇ１ｍ　＝□ Ｔである。なお、電流源２１からトランジスタＱｓｓ＊Ｑ
ｓｚのエミッタ共通接続点に供給される電流２Ｉｚは、
差動イアの合計電流である。トランジスタＱｔｌのコレ
クタ電流Ｉｚ−ΔＩは、電流増幅器Ｇｌに入力されてｎ
倍に増幅され、ｎ（Ｉｏ−Ｉｚ＋ΔＩ）となる。ここで
工０は電流増幅器Ｇ１の内部バイアス電流である。また
、トランジスタＱ■のコレクタ電流Ｉｚ＋Δ工も同様に
、電流増幅器Ｇ！によ、ｊｌＪｎ倍に増幅される。従っ
て、トランジスタＱｍｓのコレクタからは、ｎ（Ｉｏ−Ｉｔ十ΔＩ）　−ｎ　（Ｉｏ−Ｉｔ−ΔＩ）
−２ｎΔＩ　・・・α力なる電流が図示矢印方向に出力
式れ、差動入力電圧の差ΔＶｉｎに比例する出力電流が
得られる。

つまり、出力電流は合計電流Ｉｍと電流増幅器Ｇ１ｐＧ
雪の／？イアス電流Ｉｏとは無関係になる。

上記出力電流を出力トランジスタＱ６３で増幅すること
によシ、更に大きな電流利得が得られる。

また、出力トランジスタＱｓｓのコレクタ側出力端に負
荷として抵抗を設け、電流を電圧に変換すれば、回路全
体が電圧増幅器となる。

第４図は、上記第３図の回路の具体的な構成例を示すも
ので、第３図における電流増幅器Ｇ１＊Ｇ！として前記
第２図の回路を設けたものである０図において、前記第
２図および第３図と同一部分には同じ符号を付してその
詳細な説明は省略する。このような構成において、電源
電圧Ｖｃｃ＝１．１ｖで動作可能なのはもちろんであシ
、低い入力電圧でも動作でき、幅広い動作マージンが得
られる。

〔発明の効果〕

以上説明したようにこの発明によれば、低い入力電圧で
動作し、入力電圧を低く設定できる増幅回路が得られる
。

【図面の簡単な説明】

第１図はどの発明の一実施例に係わる増幅回路を説明す
るための回路図、第２図は上記第１図の回路の具体的な
構成例を示す回路図、第３図はこの発明の他の実施例を
説明するための回路図、第４図は上記第３図の回路の具
体的な構成例を示す回路図、第５図は従来の増幅回路を
説明するための回路図である。１１ｎ・・・入力電流、Ｑｏ・・・入力トランジスタ、
Ｒｏ・・・基準抵抗、Ｑｌｔ−ＱＩＨ・・・変換トラン
ジスタ群、Ｒ１−Ｒｎ・・・変継抗群、Ｑ冨ｘ−Ｑｚｎ
・・・出力トランジスタ群、Ｉｏｕｔ・・・出力電流、
１１・・・入力端子、１３・・・正の電源ライン、１４
・・・出力端子、１５・・・バイアス電源端子、１６・
・・負の電源ライン。

Claims

【特許請求の範囲】

エミッタに入力電流が供給される入力トランジスタと、
この入力トランジスタのエミッタと負の電源ライン間に
接続される基準抵抗と、上記入力トランジスタのベース
にそれぞれのベースが共通接続されてカレントミラー回
路を構成する変換トランジスタ群と、この変換トランジ
スタ群の各エミッタと上記負の電源ライン間にそれぞれ
接続される変換抵抗群と、ベースが共通接続されて所定
のバイアスが印加されエミッタがそれぞれ対応する変換
トランジスタのコレクタに接続される出力トランジスタ
群と、入力トランジスタのコレクタと変換トランジスタ
群のコレクタにバイアス電流を供給する電流源とを具備
し、上記出力トランジスタ群のコレクタ共通接続点から
上記入力電流を増幅した出力電流を得ることを特徴とす
る増幅回路。