JPS61177733A - ボンデイング方法 - Google Patents

ボンデイング方法

Info

Publication number
JPS61177733A
JPS61177733A JP1661585A JP1661585A JPS61177733A JP S61177733 A JPS61177733 A JP S61177733A JP 1661585 A JP1661585 A JP 1661585A JP 1661585 A JP1661585 A JP 1661585A JP S61177733 A JPS61177733 A JP S61177733A
Authority
JP
Japan
Prior art keywords
bonding
patterns
carrier
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1661585A
Other languages
English (en)
Other versions
JPH0252860B2 (ja
Inventor
Takashi Kamiharashi
上原子 隆
Mitsutada Yamazaki
山崎 光格
Kazuo Kumagai
和男 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine Instr Co Ltd
Original Assignee
Marine Instr Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marine Instr Co Ltd filed Critical Marine Instr Co Ltd
Priority to JP1661585A priority Critical patent/JPS61177733A/ja
Publication of JPS61177733A publication Critical patent/JPS61177733A/ja
Publication of JPH0252860B2 publication Critical patent/JPH0252860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ハイブリッドIC,サーマルヘッド用基板な
どの被ボンデイング体のワイヤボンディングやグイボン
ディングを行う方法に関するものである。
〔従来技術〕
従来、例えばサーマルヘッド基板上で複数種類のIC配
置パターンをもつIC群の複数群をボンディングするに
際し、IC基板をキャリヤブロック又はキャリヤテープ
などの搬送体に搭載して搬送しながら、各IC群毎に繰
り返しボンディングを行っている。この場合、IC群の
すべてが同一のIC配置パターンをもつ場合には、繰り
返しのボンディングプログラムを設定して行えばよいが
、同一基板に異なるIC配置パターンをもつIC群が存
在するときは、作業者がその異なるICパターンを目視
により確認し、別個のボンディング装置に移し換えてボ
ンディング作業を行っていた。
〔発明が解決しようとする問題点〕
このように、異なるIC配置パターンのIC群からなる
IC基板でのボンディングは、すべて目視によってIC
配置パターンを確認しながら行っていたために、きわめ
て能率が悪く、また作業者にも熟練が要求されていた。
本発明は、IC基板上の複数のrc群が異なるIC配置
パターンを有していても、瞬時にそのパターンに対応し
、自動的、連続的に的確なボンディング作業を行い、も
って生産性の向上をはかろうとするものである。
〔問題点を解決するための手段〕
本発明は、あらかじめ設定されたボンディングプログラ
ムにしたがって複数個のIC配置パターンをもつIC群
の複数群をIC基板上でボンディングする方法において
、前記IC群の各種IC配置パターンに対応したボンデ
ィングプログラムを設定すると共に前記IC基板上又は
該IC基板を搬送する搬送体上に各IC群のIC配置パ
ターン検出マー、りを形成し、該検出マークの検出によ
り前記ボンディングプログラムを選定することを特徴と
するボンディング方法である。
〔実施例〕
本発明の一実施例を図面を参照しながら説明すれば、1
は例えばサーマル基板を示し、複数個のIC2が所定の
IC配置パターンにしたがってダイボンディングされ、
あるいはすでにグイボンディングされたICにワイヤボ
ンディングするものである。このサーマル基板1上のI
C配置パターンは、例えば大部分パターンAが繰り返し
連続され、一部がパターンAと異なったパターンBにな
っている(図示例では矢印進行方向の最初及び最終のT
e群)。
そして、サーマル基板1はキャリヤブロック、キャリヤ
テープなどの搬送体3上に搭載され、搬送されながらI
C群毎にボンディング作業が行われるが、パターンAと
パターンBに対応するそれぞれのボンディングプログラ
ムが設定されている。
また、サーマル基板1上又は搬送体3上には、位置決め
ビン4が配列されてサーマル基板lの位置を決めると同
時に、位置決めされたサーマル基板1又は搬送体3の各
IC群に相当する位置にはそのパターンA又はBに対応
した穴、印刷マークなどの検出マーク5.6が形成され
、この検出マーク5.6によりホトセンサーなどの検出
器を介してパターンAとパターンBのボンディングプロ
グラムが選定される如く図示しない制御回路に連絡され
ている。
従って、サーマル基板1は搬送体1上で搬送されながら
、例えば検出マーク6によりパターンBに対応するボン
ディングプログラムが選定されてボンディングが行われ
、次に検出マーク5によりパターンAに対応するボンデ
ィングプログラムが選定されてパターンAをもつIC群
毎にポンディl      ングが繰り返され、再びパ
ターンBをもつIC群が来たときには検出マーク6によ
ってパターンBに対応するボンディングプログラムが選
定されて、パターンBのボンディングが行われる。
このように、サーマル基板l又は搬送体3に形成された
検出マーク5.6により異なったパターンのボンディン
グプログラムが順次選定されて各パターンに合ったボン
ディングが連続的に行われるが、IC群のIC配置パタ
ーンの順序が異なる場合には、それに相応した検出マー
クが形成されたサーマル基板又は搬送体に変えることに
より連続的ボンディングを行うことができる。
なお、成るIC配置パターンが連続して同一である部分
では、このパターンが繰り返されるようにボンディング
プログラムを設定しておけば、最初のパターンの検出マ
ークのみを形成し、その後の検出マークを省略すること
ができる。
〔発明の効果〕
以上述べたように本発明によれば、異なったIC配置パ
ターンをもつ複数のIC群を有するIC基板上でのボン
ディング作業を、各IC配置パターンに対応して自動的
、連続的に的確に行うことができ、熟練を要することな
く、生産性を大幅に向上させることができるものである
【図面の簡単な説明】
図面は本発明の一実施例を示す平面図である。 1−・−サーマル基板、2−I C、3−搬送体、4−
・位置決めビン、5.6−検出マーク、A、B・・・I
C配置パターン。

Claims (1)

    【特許請求の範囲】
  1. 1、あらかじめ設定されたボンディングプログラムにし
    たがって複数種類のIC配置パターンをもつIC群の複
    数群をIC基板上でボンディングする方法において、前
    記IC群の各種類のIC配置パターンに対応したボンデ
    ィングプログラムを設定すると共に前記IC基板上又は
    該IC基板を搬送する搬送体上に各IC群のIC配置パ
    ターン検出マークを形成し、該検出マークの検出により
    前記ボンディングプログラムを選定することを特徴とす
    るボンディング方法。
JP1661585A 1985-02-01 1985-02-01 ボンデイング方法 Granted JPS61177733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1661585A JPS61177733A (ja) 1985-02-01 1985-02-01 ボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1661585A JPS61177733A (ja) 1985-02-01 1985-02-01 ボンデイング方法

Publications (2)

Publication Number Publication Date
JPS61177733A true JPS61177733A (ja) 1986-08-09
JPH0252860B2 JPH0252860B2 (ja) 1990-11-14

Family

ID=11921231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1661585A Granted JPS61177733A (ja) 1985-02-01 1985-02-01 ボンデイング方法

Country Status (1)

Country Link
JP (1) JPS61177733A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132769U (ja) * 1988-02-29 1989-09-08

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132769U (ja) * 1988-02-29 1989-09-08

Also Published As

Publication number Publication date
JPH0252860B2 (ja) 1990-11-14

Similar Documents

Publication Publication Date Title
CA2039257A1 (en) Measuring method and apparatus
JP4004702B2 (ja) 電子部品実装方法
KR20010074993A (ko) 기판 처리 방법 및 장치
US5047714A (en) Printed circuit board and a method of recognizing the position of surface mounted parts
JPS61177733A (ja) ボンデイング方法
JP2534912B2 (ja) ワイヤボンディング装置
JPH02198723A (ja) 基板組立装置
JP4712138B2 (ja) 表面実装機
JPS60140407A (ja) チツプ部品のマウント位置決め方式
JPS63133700A (ja) 電子部品自動挿入機における部品挿入位置補正方法
JPS63311798A (ja) 位置合せマ−ク
JPH10256278A (ja) テープ搬送機構を有する装置
KR100897667B1 (ko) 인쇄회로기판 배열시스템 및 그 구동방법
JPS61175516A (ja) 電子部品装着装置
JP2571139Y2 (ja) 加工装置
JPS62287108A (ja) 電子部品位置測定方法
JPH07142515A (ja) ペレットボンディング装置
JPS6171694A (ja) 自動検査機能付きワイヤボンダ
JPH03268498A (ja) 部品の実装位置入力方法および実装位置入力装置およびそれらを用いたncデータ作成方法
JPH02183590A (ja) 印刷配線板及びその検査方法
JPS613418A (ja) 半導体チツプの自動マウント方法
JPS63299134A (ja) ワイヤボンディング方法
JPH0618558A (ja) プリント基板検査装置
JPH0586861B2 (ja)
JPS5973287A (ja) 自動生産設備装置