JPS61177073A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPS61177073A JPS61177073A JP60016498A JP1649885A JPS61177073A JP S61177073 A JPS61177073 A JP S61177073A JP 60016498 A JP60016498 A JP 60016498A JP 1649885 A JP1649885 A JP 1649885A JP S61177073 A JPS61177073 A JP S61177073A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- image
- image signal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はテレビジョンにおける画像信号処理装置に関
し、特にテレビジョン画像信号のS/N比を改善するた
めのノイズリデューサの改良に係るものである。
し、特にテレビジョン画像信号のS/N比を改善するた
めのノイズリデューサの改良に係るものである。
従来例によるこの種のテレビジョン画像信号処理のため
のノイズリデューサの回路ブロック構成を第2図に示す
。
のノイズリデューサの回路ブロック構成を第2図に示す
。
すなわち、この第2図回路構成によるノイズリデューサ
において、画像信号入力端子12を経て入力されるテレ
ビジョン画像信号は、一方で乗算回路(係数1−K)1
3により1−に倍され、また画像データ1フレームメモ
リ1Bから出力される信号は1乗算回路(係数K)14
によりに倍され、これらの1−に倍された信号とに倍さ
れた信号とが、加算回路15により加算されて、再度9
画像データ17レームメモリ1Bに書き込まれる。
において、画像信号入力端子12を経て入力されるテレ
ビジョン画像信号は、一方で乗算回路(係数1−K)1
3により1−に倍され、また画像データ1フレームメモ
リ1Bから出力される信号は1乗算回路(係数K)14
によりに倍され、これらの1−に倍された信号とに倍さ
れた信号とが、加算回路15により加算されて、再度9
画像データ17レームメモリ1Bに書き込まれる。
また他方、前記画像信号入力端子12からの入力テレビ
ジョン信号と、前記画像データ1フレームメモリ16か
らの信号とは、引算回路17により引算されたのち、モ
ーションディテクト回路1日に入力され、そしてこのモ
ーションディテクト回路18では、フレーム間で画像が
動いているかどうかを検出し、その検出結果を前記両乗
算回路13.14にそれぞれ入力させ、これらの各乗算
回路13.14の係IKを、フレーム間で画像が動いて
いるときには“0゛とし、フレーム間で画像が動いてい
ないときにはある一定の定数“O<K<1”とし、この
ようにしてノイズリデューサでは、フレーム間で画像が
静止している対象部分のS/N比を改善させた上で1画
像信号出力端子19から出力させるようにしている。
ジョン信号と、前記画像データ1フレームメモリ16か
らの信号とは、引算回路17により引算されたのち、モ
ーションディテクト回路1日に入力され、そしてこのモ
ーションディテクト回路18では、フレーム間で画像が
動いているかどうかを検出し、その検出結果を前記両乗
算回路13.14にそれぞれ入力させ、これらの各乗算
回路13.14の係IKを、フレーム間で画像が動いて
いるときには“0゛とし、フレーム間で画像が動いてい
ないときにはある一定の定数“O<K<1”とし、この
ようにしてノイズリデューサでは、フレーム間で画像が
静止している対象部分のS/N比を改善させた上で1画
像信号出力端子19から出力させるようにしている。
しかしながら、前記構成による従来例でのノイズリデュ
ーサの場合にあっては、入力されるテレビジョン画像信
号を乗算する第1の乗算回路13の係数1−にと、画像
データ1フレームメモリ1Bの出力を乗算する第2の乗
算回路14の係数にとが、静と画像状態で一定であるた
めに、S/N比こそ改善できはするが、そのS/N比の
改善応答速度が遅くなるという不利があり、またこの応
答速度を早めるように係数Kを設定すると、S/N比の
改善効率が低下してしまうという相互に矛盾する問題点
があった。
ーサの場合にあっては、入力されるテレビジョン画像信
号を乗算する第1の乗算回路13の係数1−にと、画像
データ1フレームメモリ1Bの出力を乗算する第2の乗
算回路14の係数にとが、静と画像状態で一定であるた
めに、S/N比こそ改善できはするが、そのS/N比の
改善応答速度が遅くなるという不利があり、またこの応
答速度を早めるように係数Kを設定すると、S/N比の
改善効率が低下してしまうという相互に矛盾する問題点
があった。
従ってこの発明の目的とするところは、テレビジョン画
像信号のS/N比を改善すると共に、このS/N比の改
善応答速度を向上させるようにした画像信号処理装置を
提供することである。
像信号のS/N比を改善すると共に、このS/N比の改
善応答速度を向上させるようにした画像信号処理装置を
提供することである。
この目的を達成するために、この発明装置は、入力画像
信号を係数1−にで乗算する第1の乗算回路と、1フレ
ームの画像信号を記憶する画像データ1フレームメモリ
と、この画像データlフレームメモリの画像出力信号を
係数にで乗算する第2の乗算回路と、これらの第1.第
2の各乗算回路の出力信号を加算して、加算結果を前記
画像データ1フレームメモリに出力する加算回路と、前
記入力画像信号と画像データ1フレームメモリの画像出
力信号との差を求める引算回路と、この引算回路のデー
タ出力によって、フレーム間の画像の動きを検出するモ
ーションディテクト回路とによる処理回路にあって、モ
ーションディテクト回路の出力データから、静止画素の
フレーム数をカウントするカウンター、および静止画素
の静止フレーム数を記憶する静止回数1フレームメモリ
。
信号を係数1−にで乗算する第1の乗算回路と、1フレ
ームの画像信号を記憶する画像データ1フレームメモリ
と、この画像データlフレームメモリの画像出力信号を
係数にで乗算する第2の乗算回路と、これらの第1.第
2の各乗算回路の出力信号を加算して、加算結果を前記
画像データ1フレームメモリに出力する加算回路と、前
記入力画像信号と画像データ1フレームメモリの画像出
力信号との差を求める引算回路と、この引算回路のデー
タ出力によって、フレーム間の画像の動きを検出するモ
ーションディテクト回路とによる処理回路にあって、モ
ーションディテクト回路の出力データから、静止画素の
フレーム数をカウントするカウンター、および静止画素
の静止フレーム数を記憶する静止回数1フレームメモリ
。
ならびにこの静止回数1フレームメモリのデータ出力か
ら、各乗算回路の係数Kを決定する係数発生回路とを設
けたものである。
ら、各乗算回路の係数Kを決定する係数発生回路とを設
けたものである。
すなわち、この発明においては、静止回数1フレームメ
モリのデータ出力により、各乗算回路の係数Kを決定さ
せるようにしているため、1フレーム毎にS/N比の改
善度を最高に保持させ、かつ手の亡欠凄麿ル面μ七硅ス
ごシhく一七ス−〔実 施 例〕 以下この発明に係る画像信号処理装置の一実施例につき
、!@1図を参照して詳細に説明する。
モリのデータ出力により、各乗算回路の係数Kを決定さ
せるようにしているため、1フレーム毎にS/N比の改
善度を最高に保持させ、かつ手の亡欠凄麿ル面μ七硅ス
ごシhく一七ス−〔実 施 例〕 以下この発明に係る画像信号処理装置の一実施例につき
、!@1図を参照して詳細に説明する。
第1図はこの実施例によるノイズリデューサの回路ブロ
ック構成を示している。
ック構成を示している。
この実施例構成のノイズリデューサにおいて、画像信号
入力端子1を経て入力されるテレビジョン画像信号は、
まず一方では第1の乗算回路(係数1−K)2によりl
−に倍され、また画像データ1フレームメモリ5から出
力される信号は、第2の乗算回路(係数K)3によりに
倍され、これらのl−に倍された信号とに倍された信号
とが、加算回路4により加算されて、再度2画像データ
1フレームメモリ5に書き込まれる。
入力端子1を経て入力されるテレビジョン画像信号は、
まず一方では第1の乗算回路(係数1−K)2によりl
−に倍され、また画像データ1フレームメモリ5から出
力される信号は、第2の乗算回路(係数K)3によりに
倍され、これらのl−に倍された信号とに倍された信号
とが、加算回路4により加算されて、再度2画像データ
1フレームメモリ5に書き込まれる。
また他方、前記画像信号入力端子1からの入力テレビジ
ョン信号と、前記画像データ1フレームメモリ5からの
信号とは、別に引算回路Bによって引算されたのち、モ
ーションディテクト回路7に入力され、このモーション
ディテクト回路7では、フレーム間で画像が動いている
かどうかを検出する。
ョン信号と、前記画像データ1フレームメモリ5からの
信号とは、別に引算回路Bによって引算されたのち、モ
ーションディテクト回路7に入力され、このモーション
ディテクト回路7では、フレーム間で画像が動いている
かどうかを検出する。
そして前記モーションディテクト回路7において、画像
がフレーム間で静止していると判断されたときには、そ
の検出データによって、静止回数1フレームメモリ9か
ら読み出されるデータを1プラスするようにカウンタ8
が動作し、そのデータ出力をこの静止回数1フレームメ
モリ8に書き込む、従ってこの静止回数1フレームメモ
リ9には、画像がフレーム間で静止画像であったとき、
その画像の静止状態が何フレーム続いているかC記憶さ
れる。
がフレーム間で静止していると判断されたときには、そ
の検出データによって、静止回数1フレームメモリ9か
ら読み出されるデータを1プラスするようにカウンタ8
が動作し、そのデータ出力をこの静止回数1フレームメ
モリ8に書き込む、従ってこの静止回数1フレームメモ
リ9には、画像がフレーム間で静止画像であったとき、
その画像の静止状態が何フレーム続いているかC記憶さ
れる。
また前記モーションディテクト回路7で、画像が静1F
状態から動作状態に移行していると判断されたときには
、直ちにカウンタ8を“θ″にし、静止回数1フレーム
メモリ9での同画素に対応する該当の場所にデータ“0
”を書き込ませ、かつ各静+h回数がオーバーフローし
ないようにカウンタ8により検出させて、オーバーフロ
ーになったときには、最大のデータでリミットするよう
にさせる。
状態から動作状態に移行していると判断されたときには
、直ちにカウンタ8を“θ″にし、静止回数1フレーム
メモリ9での同画素に対応する該当の場所にデータ“0
”を書き込ませ、かつ各静+h回数がオーバーフローし
ないようにカウンタ8により検出させて、オーバーフロ
ーになったときには、最大のデータでリミットするよう
にさせる。
ついで前記静止回数1フレームメモリ9に記憶されたデ
ータは次段の係数発生回路10に出力されると共に、こ
の係数発生回路10においては、前記静止回数に対して
ノイズリダクションさせるための最適な値の係数Kを決
定して、前記第1.第2の各乗算回路2,3に出力させ
、同回路2.3を制御させることにより、静止画像状態
でのデータが最も効率よくノイズリダクションされるよ
うに動作させ、かつこのようにしてノイズリダクション
されたデータを、前記加算回路4から出力画像信号端子
11に出力させるのである。
ータは次段の係数発生回路10に出力されると共に、こ
の係数発生回路10においては、前記静止回数に対して
ノイズリダクションさせるための最適な値の係数Kを決
定して、前記第1.第2の各乗算回路2,3に出力させ
、同回路2.3を制御させることにより、静止画像状態
でのデータが最も効率よくノイズリダクションされるよ
うに動作させ、かつこのようにしてノイズリダクション
されたデータを、前記加算回路4から出力画像信号端子
11に出力させるのである。
次に前記実施例回路構成での動作をより詳細に述べる。
ご覧で、今、1フレームの時間ヲT、フレーム数をnと
しておき、また入力画像信号端子1への入力データをχ
(nT) 、出力画像信号端子11からの出力データを
t/(nT) 、第1.第2の乗算回路2,3の係数を
1−K(n) 、K(n)とし、かつχ(nT) 、9
(nT) tl) ノイズ成分をyN(nT) 、)H
(nT)とすると、このノイズ成分の関係式を次のよう
に表わすことができる。
しておき、また入力画像信号端子1への入力データをχ
(nT) 、出力画像信号端子11からの出力データを
t/(nT) 、第1.第2の乗算回路2,3の係数を
1−K(n) 、K(n)とし、かつχ(nT) 、9
(nT) tl) ノイズ成分をyN(nT) 、)H
(nT)とすると、このノイズ成分の関係式を次のよう
に表わすことができる。
すなわち。
1:(nT)= K(n)2・%’(nT−T)+(1
−K(n))’χN2(nT)・・・・・・・・・(1
) となって、 この(1)式をyN(nT)−+Yn 、χH(nT)
−+Xn 、 K(n)−+ Knと略して表わすと。
−K(n))’χN2(nT)・・・・・・・・・(1
) となって、 この(1)式をyN(nT)−+Yn 、χH(nT)
−+Xn 、 K(n)−+ Knと略して表わすと。
Yn2=に♂−Yn−<% (1−Kn)2−Xn”
・= ・・−・−(2)となる。
・= ・・−・−(2)となる。
そしてこの(2)式で、Yh<最少値になるKnの条件
を求めると。
を求めると。
となり、
て求めると。
となる。
さらに入力のノイズレベルが一定であると仮定Y♂=1
とすると Y、Fは。
とすると Y、Fは。
となり、またS/N改善度は、lOJ2ag Yn(d
B)よりとなり、そのときのKnは(6)式より、とな
る。
B)よりとなり、そのときのKnは(6)式より、とな
る。
すなわち、このように、前記モーションディテクト回路
7で、静止画像であると判断されたときに、前記各乗算
回路2,3に対して、前記(8)式のように、lフレー
ム毎の係数を与えることによって、S/N比改善度を最
適値に保持させることができるのである。
7で、静止画像であると判断されたときに、前記各乗算
回路2,3に対して、前記(8)式のように、lフレー
ム毎の係数を与えることによって、S/N比改善度を最
適値に保持させることができるのである。
こ〜で因みに、従来例でのに= 15/1Bの場合にお
ける具体的な静止領域のS/N比改善度を、この実施例
と比較して次表に示す。
ける具体的な静止領域のS/N比改善度を、この実施例
と比較して次表に示す。
以上詳述したように、従来例によるノイズリデューサの
場合には、乗算回路の係数Kが画像信号の静止状態にお
いて一定であるために、S/N比を改善できる反面、こ
のS/N比の改善応答速度が遅くなるという不都合を生
じていたが、この発明によれば、モーションディテクト
回路の出力データから、静止画素のフレーム数をカウン
トするカウンターと、静止画素の静止フレーム数を記憶
する静止回数1フレームメモリと、各乗算回路での係数
Kを決定する係数発生回路とを設け、静止回数1フレー
ムメモリのデータ出力から、画像信号の画素が動作状態
から静止状態になったとき、各乗算回路での係数Kをそ
の状態に対応して制御させるようにしたから、1フレー
ム毎にS/N比改善度が最大になるように同係数を変化
させることができて、このS/N比を効率的、かつ迅速
な応答がなされるようにに改善し得られ、併せて静止状
態でのS/N比の改善度をも、より大きくとり得るなど
の特長を有するものである。
場合には、乗算回路の係数Kが画像信号の静止状態にお
いて一定であるために、S/N比を改善できる反面、こ
のS/N比の改善応答速度が遅くなるという不都合を生
じていたが、この発明によれば、モーションディテクト
回路の出力データから、静止画素のフレーム数をカウン
トするカウンターと、静止画素の静止フレーム数を記憶
する静止回数1フレームメモリと、各乗算回路での係数
Kを決定する係数発生回路とを設け、静止回数1フレー
ムメモリのデータ出力から、画像信号の画素が動作状態
から静止状態になったとき、各乗算回路での係数Kをそ
の状態に対応して制御させるようにしたから、1フレー
ム毎にS/N比改善度が最大になるように同係数を変化
させることができて、このS/N比を効率的、かつ迅速
な応答がなされるようにに改善し得られ、併せて静止状
態でのS/N比の改善度をも、より大きくとり得るなど
の特長を有するものである。
第1図はこの発明に係る画像信号処理装置の一実施例構
成を示す回路ブロック図であり、第2図は従来例による
同上回路構成を示す回路ブロック図である。 1・・・・画像信号の入力端子、2・・・・乗算回路(
係数1−K) 、 3・・・・乗算回路(係数K)、4
・・・・加算回路、5・・・・画像データ1フレームメ
モリ、6・・・・引算回路、7・・・・モーションディ
テクト回路、8・・・・カウンタ回路、9・・・・静止
回数1フレームメモリ、10・・・・係数発生回路、1
1・・・・画像信号の出力端子。
成を示す回路ブロック図であり、第2図は従来例による
同上回路構成を示す回路ブロック図である。 1・・・・画像信号の入力端子、2・・・・乗算回路(
係数1−K) 、 3・・・・乗算回路(係数K)、4
・・・・加算回路、5・・・・画像データ1フレームメ
モリ、6・・・・引算回路、7・・・・モーションディ
テクト回路、8・・・・カウンタ回路、9・・・・静止
回数1フレームメモリ、10・・・・係数発生回路、1
1・・・・画像信号の出力端子。
Claims (1)
- テレビジョン画像信号のS/N比を改善する装置であつ
て、入力画像信号を係数1−Kで乗算する第1の乗算回
路と、1フレームの画像信号を記憶する画像データ1フ
レームメモリと、この画像データ1フレームメモリの画
像出力信号を係数Kで乗算する第2の乗算回路と、これ
らの第1、第2の各乗算回路の出力信号を加算して、加
算結果を前記画像データ1フレームメモリに出力する加
算回路と、前記入力画像信号と画像データ1フレームメ
モリの画像出力信号との差を求める引算回路と、この引
算回路のデータ出力によつて、フレーム間の画像の動き
を検出するモーションディテクト回路と、このモーショ
ンディテクト回路の検出データから、静止画素のフレー
ム数をカウントするカウンターと、この静止画素の静止
フレーム数を記憶する静止回数1フレームメモリと、こ
の静止回数1フレームメモリのデータ出力から、前記第
1、第2の各乗算回路の係数Kを決定する係数発生回路
とを備えたことを特徴とする画像信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60016498A JPS61177073A (ja) | 1985-02-01 | 1985-02-01 | 画像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60016498A JPS61177073A (ja) | 1985-02-01 | 1985-02-01 | 画像信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61177073A true JPS61177073A (ja) | 1986-08-08 |
Family
ID=11917943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60016498A Pending JPS61177073A (ja) | 1985-02-01 | 1985-02-01 | 画像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61177073A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63283367A (ja) * | 1987-05-15 | 1988-11-21 | Matsushita Electric Ind Co Ltd | 映像信号のノイズ低減回路 |
JPH02162970A (ja) * | 1988-12-16 | 1990-06-22 | Hitachi Denshi Ltd | 信号処理回路 |
JP2007329524A (ja) * | 2006-06-06 | 2007-12-20 | Sony Corp | ノイズ抑圧方法、ノイズ抑圧方法のプログラム、ノイズ抑圧方法のプログラムを記録した記録媒体及びノイズ抑圧装置 |
JP2008219654A (ja) * | 2007-03-06 | 2008-09-18 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2016105554A (ja) * | 2014-12-01 | 2016-06-09 | 株式会社東芝 | ノイズ低減回路 |
-
1985
- 1985-02-01 JP JP60016498A patent/JPS61177073A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63283367A (ja) * | 1987-05-15 | 1988-11-21 | Matsushita Electric Ind Co Ltd | 映像信号のノイズ低減回路 |
JPH02162970A (ja) * | 1988-12-16 | 1990-06-22 | Hitachi Denshi Ltd | 信号処理回路 |
JP2007329524A (ja) * | 2006-06-06 | 2007-12-20 | Sony Corp | ノイズ抑圧方法、ノイズ抑圧方法のプログラム、ノイズ抑圧方法のプログラムを記録した記録媒体及びノイズ抑圧装置 |
US8111332B2 (en) | 2006-06-06 | 2012-02-07 | Sony Corporation | Noise suppression method, noise suppression method program, recording medium recording noise suppression method program, and noise suppression apparatus |
JP2008219654A (ja) * | 2007-03-06 | 2008-09-18 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2016105554A (ja) * | 2014-12-01 | 2016-06-09 | 株式会社東芝 | ノイズ低減回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3873918B2 (ja) | 画像処理装置、画像処理方法、及び画像処理プログラム | |
JPH0810936B2 (ja) | 動きベクトル検出装置 | |
JPH07193467A (ja) | アダプティブフィルタ修正係数演算回路 | |
US7471343B2 (en) | Image processing device, image processing method, and image processing program | |
KR940025337A (ko) | 영상신호처리장치 및 처리방법 | |
JPS61177073A (ja) | 画像信号処理装置 | |
JPH07162718A (ja) | 巡回型ノイズ低減装置 | |
JP2000330501A (ja) | 液晶駆動回路 | |
JP3425611B2 (ja) | 液晶表示装置 | |
JP3001897B2 (ja) | 画像の動きベクトル検出方法および画像の動きベクトル検出装置 | |
JPS60128791A (ja) | ビデオ信号の動き検出回路 | |
JPH01194581A (ja) | ビデオ信号処理装置 | |
JP2002149121A (ja) | 液晶ディスプレイ用の映像信号処理装置 | |
JPH08205028A (ja) | 特殊効果回路 | |
JPH09270949A (ja) | 撮像装置における画像揺れ防止装置 | |
JPH04280177A (ja) | 相関値検出回路 | |
JPH0442669A (ja) | 雑音低減装置 | |
JPH0754967B2 (ja) | 画像信号の雑音低減方法と装置 | |
JPH0358577A (ja) | 画質改善装置 | |
JP2010028234A (ja) | 映像処理装置及び映像処理方法 | |
JPH06189300A (ja) | 画像処理装置 | |
JPH0662380A (ja) | 映像信号処理装置 | |
JPS63258169A (ja) | 巡回型雑音低減装置 | |
KR960036761A (ko) | 컬러 그래픽 처리를 위한 아핀변환 장치 | |
JPS60205491A (ja) | デイスプレイ装置の表示スクロ−ル回路 |