JPS61177073A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPS61177073A JPS61177073A JP60016498A JP1649885A JPS61177073A JP S61177073 A JPS61177073 A JP S61177073A JP 60016498 A JP60016498 A JP 60016498A JP 1649885 A JP1649885 A JP 1649885A JP S61177073 A JPS61177073 A JP S61177073A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- image
- image signal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はテレビジョンにおける画像信号処理装置に関
し、特にテレビジョン画像信号のＳ／Ｎ比を改善するた
めのノイズリデューサの改良に係るものである。
し、特にテレビジョン画像信号のＳ／Ｎ比を改善するた
めのノイズリデューサの改良に係るものである。
従来例によるこの種のテレビジョン画像信号処理のため
のノイズリデューサの回路ブロック構成を第２図に示す
。
のノイズリデューサの回路ブロック構成を第２図に示す
。
すなわち、この第２図回路構成によるノイズリデューサ
において、画像信号入力端子１２を経て入力されるテレ
ビジョン画像信号は、一方で乗算回路（係数１−Ｋ）１
３により１−に倍され、また画像データ１フレームメモ
リ１Ｂから出力される信号は１乗算回路（係数Ｋ）１４
によりに倍され、これらの１−に倍された信号とに倍さ
れた信号とが、加算回路１５により加算されて、再度９
画像データ１７レームメモリ１Ｂに書き込まれる。
において、画像信号入力端子１２を経て入力されるテレ
ビジョン画像信号は、一方で乗算回路（係数１−Ｋ）１
３により１−に倍され、また画像データ１フレームメモ
リ１Ｂから出力される信号は１乗算回路（係数Ｋ）１４
によりに倍され、これらの１−に倍された信号とに倍さ
れた信号とが、加算回路１５により加算されて、再度９
画像データ１７レームメモリ１Ｂに書き込まれる。
また他方、前記画像信号入力端子１２からの入力テレビ
ジョン信号と、前記画像データ１フレームメモリ１６か
らの信号とは、引算回路１７により引算されたのち、モ
ーションディテクト回路１日に入力され、そしてこのモ
ーションディテクト回路１８では、フレーム間で画像が
動いているかどうかを検出し、その検出結果を前記両乗
算回路１３．１４にそれぞれ入力させ、これらの各乗算
回路１３．１４の係ＩＫを、フレーム間で画像が動いて
いるときには“０゛とし、フレーム間で画像が動いてい
ないときにはある一定の定数“Ｏ＜Ｋ＜１”とし、この
ようにしてノイズリデューサでは、フレーム間で画像が
静止している対象部分のＳ／Ｎ比を改善させた上で１画
像信号出力端子１９から出力させるようにしている。
ジョン信号と、前記画像データ１フレームメモリ１６か
らの信号とは、引算回路１７により引算されたのち、モ
ーションディテクト回路１日に入力され、そしてこのモ
ーションディテクト回路１８では、フレーム間で画像が
動いているかどうかを検出し、その検出結果を前記両乗
算回路１３．１４にそれぞれ入力させ、これらの各乗算
回路１３．１４の係ＩＫを、フレーム間で画像が動いて
いるときには“０゛とし、フレーム間で画像が動いてい
ないときにはある一定の定数“Ｏ＜Ｋ＜１”とし、この
ようにしてノイズリデューサでは、フレーム間で画像が
静止している対象部分のＳ／Ｎ比を改善させた上で１画
像信号出力端子１９から出力させるようにしている。
しかしながら、前記構成による従来例でのノイズリデュ
ーサの場合にあっては、入力されるテレビジョン画像信
号を乗算する第１の乗算回路１３の係数１−にと、画像
データ１フレームメモリ１Ｂの出力を乗算する第２の乗
算回路１４の係数にとが、静と画像状態で一定であるた
めに、Ｓ／Ｎ比こそ改善できはするが、そのＳ／Ｎ比の
改善応答速度が遅くなるという不利があり、またこの応
答速度を早めるように係数Ｋを設定すると、Ｓ／Ｎ比の
改善効率が低下してしまうという相互に矛盾する問題点
があった。
ーサの場合にあっては、入力されるテレビジョン画像信
号を乗算する第１の乗算回路１３の係数１−にと、画像
データ１フレームメモリ１Ｂの出力を乗算する第２の乗
算回路１４の係数にとが、静と画像状態で一定であるた
めに、Ｓ／Ｎ比こそ改善できはするが、そのＳ／Ｎ比の
改善応答速度が遅くなるという不利があり、またこの応
答速度を早めるように係数Ｋを設定すると、Ｓ／Ｎ比の
改善効率が低下してしまうという相互に矛盾する問題点
があった。
従ってこの発明の目的とするところは、テレビジョン画
像信号のＳ／Ｎ比を改善すると共に、このＳ／Ｎ比の改
善応答速度を向上させるようにした画像信号処理装置を
提供することである。
像信号のＳ／Ｎ比を改善すると共に、このＳ／Ｎ比の改
善応答速度を向上させるようにした画像信号処理装置を
提供することである。
この目的を達成するために、この発明装置は、入力画像
信号を係数１−にで乗算する第１の乗算回路と、１フレ
ームの画像信号を記憶する画像データ１フレームメモリ
と、この画像データｌフレームメモリの画像出力信号を
係数にで乗算する第２の乗算回路と、これらの第１．第
２の各乗算回路の出力信号を加算して、加算結果を前記
画像データ１フレームメモリに出力する加算回路と、前
記入力画像信号と画像データ１フレームメモリの画像出
力信号との差を求める引算回路と、この引算回路のデー
タ出力によって、フレーム間の画像の動きを検出するモ
ーションディテクト回路とによる処理回路にあって、モ
ーションディテクト回路の出力データから、静止画素の
フレーム数をカウントするカウンター、および静止画素
の静止フレーム数を記憶する静止回数１フレームメモリ
。
信号を係数１−にで乗算する第１の乗算回路と、１フレ
ームの画像信号を記憶する画像データ１フレームメモリ
と、この画像データｌフレームメモリの画像出力信号を
係数にで乗算する第２の乗算回路と、これらの第１．第
２の各乗算回路の出力信号を加算して、加算結果を前記
画像データ１フレームメモリに出力する加算回路と、前
記入力画像信号と画像データ１フレームメモリの画像出
力信号との差を求める引算回路と、この引算回路のデー
タ出力によって、フレーム間の画像の動きを検出するモ
ーションディテクト回路とによる処理回路にあって、モ
ーションディテクト回路の出力データから、静止画素の
フレーム数をカウントするカウンター、および静止画素
の静止フレーム数を記憶する静止回数１フレームメモリ
。
ならびにこの静止回数１フレームメモリのデータ出力か
ら、各乗算回路の係数Ｋを決定する係数発生回路とを設
けたものである。
ら、各乗算回路の係数Ｋを決定する係数発生回路とを設
けたものである。
すなわち、この発明においては、静止回数１フレームメ
モリのデータ出力により、各乗算回路の係数Ｋを決定さ
せるようにしているため、１フレーム毎にＳ／Ｎ比の改
善度を最高に保持させ、かつ手の亡欠凄麿ル面μ七硅ス
ごシｈく一七ス−〔実 施 例〕 以下この発明に係る画像信号処理装置の一実施例につき
、！＠１図を参照して詳細に説明する。
モリのデータ出力により、各乗算回路の係数Ｋを決定さ
せるようにしているため、１フレーム毎にＳ／Ｎ比の改
善度を最高に保持させ、かつ手の亡欠凄麿ル面μ七硅ス
ごシｈく一七ス−〔実 施 例〕 以下この発明に係る画像信号処理装置の一実施例につき
、！＠１図を参照して詳細に説明する。
第１図はこの実施例によるノイズリデューサの回路ブロ
ック構成を示している。
ック構成を示している。
この実施例構成のノイズリデューサにおいて、画像信号
入力端子１を経て入力されるテレビジョン画像信号は、
まず一方では第１の乗算回路（係数１−Ｋ）２によりｌ
−に倍され、また画像データ１フレームメモリ５から出
力される信号は、第２の乗算回路（係数Ｋ）３によりに
倍され、これらのｌ−に倍された信号とに倍された信号
とが、加算回路４により加算されて、再度２画像データ
１フレームメモリ５に書き込まれる。
入力端子１を経て入力されるテレビジョン画像信号は、
まず一方では第１の乗算回路（係数１−Ｋ）２によりｌ
−に倍され、また画像データ１フレームメモリ５から出
力される信号は、第２の乗算回路（係数Ｋ）３によりに
倍され、これらのｌ−に倍された信号とに倍された信号
とが、加算回路４により加算されて、再度２画像データ
１フレームメモリ５に書き込まれる。
また他方、前記画像信号入力端子１からの入力テレビジ
ョン信号と、前記画像データ１フレームメモリ５からの
信号とは、別に引算回路Ｂによって引算されたのち、モ
ーションディテクト回路７に入力され、このモーション
ディテクト回路７では、フレーム間で画像が動いている
かどうかを検出する。
ョン信号と、前記画像データ１フレームメモリ５からの
信号とは、別に引算回路Ｂによって引算されたのち、モ
ーションディテクト回路７に入力され、このモーション
ディテクト回路７では、フレーム間で画像が動いている
かどうかを検出する。
そして前記モーションディテクト回路７において、画像
がフレーム間で静止していると判断されたときには、そ
の検出データによって、静止回数１フレームメモリ９か
ら読み出されるデータを１プラスするようにカウンタ８
が動作し、そのデータ出力をこの静止回数１フレームメ
モリ８に書き込む、従ってこの静止回数１フレームメモ
リ９には、画像がフレーム間で静止画像であったとき、
その画像の静止状態が何フレーム続いているかＣ記憶さ
れる。
がフレーム間で静止していると判断されたときには、そ
の検出データによって、静止回数１フレームメモリ９か
ら読み出されるデータを１プラスするようにカウンタ８
が動作し、そのデータ出力をこの静止回数１フレームメ
モリ８に書き込む、従ってこの静止回数１フレームメモ
リ９には、画像がフレーム間で静止画像であったとき、
その画像の静止状態が何フレーム続いているかＣ記憶さ
れる。
また前記モーションディテクト回路７で、画像が静１Ｆ
状態から動作状態に移行していると判断されたときには
、直ちにカウンタ８を“θ″にし、静止回数１フレーム
メモリ９での同画素に対応する該当の場所にデータ“０
”を書き込ませ、かつ各静＋ｈ回数がオーバーフローし
ないようにカウンタ８により検出させて、オーバーフロ
ーになったときには、最大のデータでリミットするよう
にさせる。
状態から動作状態に移行していると判断されたときには
、直ちにカウンタ８を“θ″にし、静止回数１フレーム
メモリ９での同画素に対応する該当の場所にデータ“０
”を書き込ませ、かつ各静＋ｈ回数がオーバーフローし
ないようにカウンタ８により検出させて、オーバーフロ
ーになったときには、最大のデータでリミットするよう
にさせる。
ついで前記静止回数１フレームメモリ９に記憶されたデ
ータは次段の係数発生回路１０に出力されると共に、こ
の係数発生回路１０においては、前記静止回数に対して
ノイズリダクションさせるための最適な値の係数Ｋを決
定して、前記第１．第２の各乗算回路２，３に出力させ
、同回路２．３を制御させることにより、静止画像状態
でのデータが最も効率よくノイズリダクションされるよ
うに動作させ、かつこのようにしてノイズリダクション
されたデータを、前記加算回路４から出力画像信号端子
１１に出力させるのである。
ータは次段の係数発生回路１０に出力されると共に、こ
の係数発生回路１０においては、前記静止回数に対して
ノイズリダクションさせるための最適な値の係数Ｋを決
定して、前記第１．第２の各乗算回路２，３に出力させ
、同回路２．３を制御させることにより、静止画像状態
でのデータが最も効率よくノイズリダクションされるよ
うに動作させ、かつこのようにしてノイズリダクション
されたデータを、前記加算回路４から出力画像信号端子
１１に出力させるのである。
次に前記実施例回路構成での動作をより詳細に述べる。
ご覧で、今、１フレームの時間ヲＴ、フレーム数をｎと
しておき、また入力画像信号端子１への入力データをχ
（ｎＴ） 、出力画像信号端子１１からの出力データを
ｔ／（ｎＴ） 、第１．第２の乗算回路２，３の係数を
１−Ｋ（ｎ） 、Ｋ（ｎ）とし、かつχ（ｎＴ） 、９
（ｎＴ） ｔｌ） ノイズ成分をｙＮ（ｎＴ） 、）Ｈ
（ｎＴ）とすると、このノイズ成分の関係式を次のよう
に表わすことができる。
しておき、また入力画像信号端子１への入力データをχ
（ｎＴ） 、出力画像信号端子１１からの出力データを
ｔ／（ｎＴ） 、第１．第２の乗算回路２，３の係数を
１−Ｋ（ｎ） 、Ｋ（ｎ）とし、かつχ（ｎＴ） 、９
（ｎＴ） ｔｌ） ノイズ成分をｙＮ（ｎＴ） 、）Ｈ
（ｎＴ）とすると、このノイズ成分の関係式を次のよう
に表わすことができる。
すなわち。
１：（ｎＴ）＝ Ｋ（ｎ）２・％’（ｎＴ−Ｔ）＋（１
−Ｋ（ｎ））’χＮ２（ｎＴ）・・・・・・・・・（１
） となって、 この（１）式をｙＮ（ｎＴ）−＋Ｙｎ 、χＨ（ｎＴ）
−＋Ｘｎ 、 Ｋ（ｎ）−＋ Ｋｎと略して表わすと。
−Ｋ（ｎ））’χＮ２（ｎＴ）・・・・・・・・・（１
） となって、 この（１）式をｙＮ（ｎＴ）−＋Ｙｎ 、χＨ（ｎＴ）
−＋Ｘｎ 、 Ｋ（ｎ）−＋ Ｋｎと略して表わすと。
Ｙｎ２＝に♂−Ｙｎ−＜％ （１−Ｋｎ）２−Ｘｎ”
・＝ ・・−・−（２）となる。
・＝ ・・−・−（２）となる。
そしてこの（２）式で、Ｙｈ＜最少値になるＫｎの条件
を求めると。
を求めると。
となり、
て求めると。
となる。
さらに入力のノイズレベルが一定であると仮定Ｙ♂＝１
とすると Ｙ、Ｆは。
とすると Ｙ、Ｆは。
となり、またＳ／Ｎ改善度は、ｌＯＪ２ａｇ Ｙｎ（ｄ
Ｂ）よりとなり、そのときのＫｎは（６）式より、とな
る。
Ｂ）よりとなり、そのときのＫｎは（６）式より、とな
る。
すなわち、このように、前記モーションディテクト回路
７で、静止画像であると判断されたときに、前記各乗算
回路２，３に対して、前記（８）式のように、ｌフレー
ム毎の係数を与えることによって、Ｓ／Ｎ比改善度を最
適値に保持させることができるのである。
７で、静止画像であると判断されたときに、前記各乗算
回路２，３に対して、前記（８）式のように、ｌフレー
ム毎の係数を与えることによって、Ｓ／Ｎ比改善度を最
適値に保持させることができるのである。
こ〜で因みに、従来例でのに＝ １５／１Ｂの場合にお
ける具体的な静止領域のＳ／Ｎ比改善度を、この実施例
と比較して次表に示す。
ける具体的な静止領域のＳ／Ｎ比改善度を、この実施例
と比較して次表に示す。
以上詳述したように、従来例によるノイズリデューサの
場合には、乗算回路の係数Ｋが画像信号の静止状態にお
いて一定であるために、Ｓ／Ｎ比を改善できる反面、こ
のＳ／Ｎ比の改善応答速度が遅くなるという不都合を生
じていたが、この発明によれば、モーションディテクト
回路の出力データから、静止画素のフレーム数をカウン
トするカウンターと、静止画素の静止フレーム数を記憶
する静止回数１フレームメモリと、各乗算回路での係数
Ｋを決定する係数発生回路とを設け、静止回数１フレー
ムメモリのデータ出力から、画像信号の画素が動作状態
から静止状態になったとき、各乗算回路での係数Ｋをそ
の状態に対応して制御させるようにしたから、１フレー
ム毎にＳ／Ｎ比改善度が最大になるように同係数を変化
させることができて、このＳ／Ｎ比を効率的、かつ迅速
な応答がなされるようにに改善し得られ、併せて静止状
態でのＳ／Ｎ比の改善度をも、より大きくとり得るなど
の特長を有するものである。
場合には、乗算回路の係数Ｋが画像信号の静止状態にお
いて一定であるために、Ｓ／Ｎ比を改善できる反面、こ
のＳ／Ｎ比の改善応答速度が遅くなるという不都合を生
じていたが、この発明によれば、モーションディテクト
回路の出力データから、静止画素のフレーム数をカウン
トするカウンターと、静止画素の静止フレーム数を記憶
する静止回数１フレームメモリと、各乗算回路での係数
Ｋを決定する係数発生回路とを設け、静止回数１フレー
ムメモリのデータ出力から、画像信号の画素が動作状態
から静止状態になったとき、各乗算回路での係数Ｋをそ
の状態に対応して制御させるようにしたから、１フレー
ム毎にＳ／Ｎ比改善度が最大になるように同係数を変化
させることができて、このＳ／Ｎ比を効率的、かつ迅速
な応答がなされるようにに改善し得られ、併せて静止状
態でのＳ／Ｎ比の改善度をも、より大きくとり得るなど
の特長を有するものである。
第１図はこの発明に係る画像信号処理装置の一実施例構
成を示す回路ブロック図であり、第２図は従来例による
同上回路構成を示す回路ブロック図である。 １・・・・画像信号の入力端子、２・・・・乗算回路（
係数１−Ｋ） 、 ３・・・・乗算回路（係数Ｋ）、４
・・・・加算回路、５・・・・画像データ１フレームメ
モリ、６・・・・引算回路、７・・・・モーションディ
テクト回路、８・・・・カウンタ回路、９・・・・静止
回数１フレームメモリ、１０・・・・係数発生回路、１
１・・・・画像信号の出力端子。
成を示す回路ブロック図であり、第２図は従来例による
同上回路構成を示す回路ブロック図である。 １・・・・画像信号の入力端子、２・・・・乗算回路（
係数１−Ｋ） 、 ３・・・・乗算回路（係数Ｋ）、４
・・・・加算回路、５・・・・画像データ１フレームメ
モリ、６・・・・引算回路、７・・・・モーションディ
テクト回路、８・・・・カウンタ回路、９・・・・静止
回数１フレームメモリ、１０・・・・係数発生回路、１
１・・・・画像信号の出力端子。
Claims (1)
- テレビジョン画像信号のＳ／Ｎ比を改善する装置であつ
て、入力画像信号を係数１−Ｋで乗算する第１の乗算回
路と、１フレームの画像信号を記憶する画像データ１フ
レームメモリと、この画像データ１フレームメモリの画
像出力信号を係数Ｋで乗算する第２の乗算回路と、これ
らの第１、第２の各乗算回路の出力信号を加算して、加
算結果を前記画像データ１フレームメモリに出力する加
算回路と、前記入力画像信号と画像データ１フレームメ
モリの画像出力信号との差を求める引算回路と、この引
算回路のデータ出力によつて、フレーム間の画像の動き
を検出するモーションディテクト回路と、このモーショ
ンディテクト回路の検出データから、静止画素のフレー
ム数をカウントするカウンターと、この静止画素の静止
フレーム数を記憶する静止回数１フレームメモリと、こ
の静止回数１フレームメモリのデータ出力から、前記第
１、第２の各乗算回路の係数Ｋを決定する係数発生回路
とを備えたことを特徴とする画像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016498A JPS61177073A (ja) | 1985-02-01 | 1985-02-01 | 画像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016498A JPS61177073A (ja) | 1985-02-01 | 1985-02-01 | 画像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61177073A true JPS61177073A (ja) | 1986-08-08 |
Family
ID=11917943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016498A Pending JPS61177073A (ja) | 1985-02-01 | 1985-02-01 | 画像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61177073A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283367A (ja) * | 1987-05-15 | 1988-11-21 | Matsushita Electric Ind Co Ltd | 映像信号のノイズ低減回路 |
| JPH02162970A (ja) * | 1988-12-16 | 1990-06-22 | Hitachi Denshi Ltd | 信号処理回路 |
| JP2007329524A (ja) * | 2006-06-06 | 2007-12-20 | Sony Corp | ノイズ抑圧方法、ノイズ抑圧方法のプログラム、ノイズ抑圧方法のプログラムを記録した記録媒体及びノイズ抑圧装置 |
| JP2008219654A (ja) * | 2007-03-06 | 2008-09-18 | Canon Inc | 画像処理装置及び画像処理方法 |
| JP2016105554A (ja) * | 2014-12-01 | 2016-06-09 | 株式会社東芝 | ノイズ低減回路 |
-
1985
- 1985-02-01 JP JP60016498A patent/JPS61177073A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283367A (ja) * | 1987-05-15 | 1988-11-21 | Matsushita Electric Ind Co Ltd | 映像信号のノイズ低減回路 |
| JPH02162970A (ja) * | 1988-12-16 | 1990-06-22 | Hitachi Denshi Ltd | 信号処理回路 |
| JP2007329524A (ja) * | 2006-06-06 | 2007-12-20 | Sony Corp | ノイズ抑圧方法、ノイズ抑圧方法のプログラム、ノイズ抑圧方法のプログラムを記録した記録媒体及びノイズ抑圧装置 |
| US8111332B2 (en) | 2006-06-06 | 2012-02-07 | Sony Corporation | Noise suppression method, noise suppression method program, recording medium recording noise suppression method program, and noise suppression apparatus |
| JP2008219654A (ja) * | 2007-03-06 | 2008-09-18 | Canon Inc | 画像処理装置及び画像処理方法 |
| JP2016105554A (ja) * | 2014-12-01 | 2016-06-09 | 株式会社東芝 | ノイズ低減回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873918B2 (ja) | 画像処理装置、画像処理方法、及び画像処理プログラム | |
| JPH0810936B2 (ja) | 動きベクトル検出装置 | |
| JPH07193467A (ja) | アダプティブフィルタ修正係数演算回路 | |
| US7471343B2 (en) | Image processing device, image processing method, and image processing program | |
| JPS61177073A (ja) | 画像信号処理装置 | |
| JPH07162718A (ja) | 巡回型ノイズ低減装置 | |
| JP2000330501A (ja) | 液晶駆動回路 | |
| JPS582679A (ja) | 画像処理装置 | |
| JPS60142735A (ja) | オ−バ−フロ−検出補正回路 | |
| JP3001897B2 (ja) | 画像の動きベクトル検出方法および画像の動きベクトル検出装置 | |
| JPH01194581A (ja) | ビデオ信号処理装置 | |
| JP2002149121A (ja) | 液晶ディスプレイ用の映像信号処理装置 | |
| JPH1152918A (ja) | 液晶表示装置 | |
| JPH07134772A (ja) | 画像表示装置及び画像処理方法 | |
| JPH08205028A (ja) | 特殊効果回路 | |
| JPH09270949A (ja) | 撮像装置における画像揺れ防止装置 | |
| JPS63244978A (ja) | 巡回型雑音低減装置 | |
| JPH0442669A (ja) | 雑音低減装置 | |
| JPH0754967B2 (ja) | 画像信号の雑音低減方法と装置 | |
| JPH0358577A (ja) | 画質改善装置 | |
| JP2010028234A (ja) | 映像処理装置及び映像処理方法 | |
| JPH01202072A (ja) | ノイズリデューサ回路 | |
| JPH06189300A (ja) | 画像処理装置 | |
| JPH0662380A (ja) | 映像信号処理装置 | |
| JPS63258169A (ja) | 巡回型雑音低減装置 |