JPH0662380A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH0662380A JPH0662380A JP4215224A JP21522492A JPH0662380A JP H0662380 A JPH0662380 A JP H0662380A JP 4215224 A JP4215224 A JP 4215224A JP 21522492 A JP21522492 A JP 21522492A JP H0662380 A JPH0662380 A JP H0662380A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- field
- circuit
- interpolation
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 動き検出及び補間を高い精度で行い、高画質
の映像信号を得ることができる映像信号処理装置を提供
する。 【構成】 第１乃至第６の遅延回路１１〜１６、第１乃
至第４の減算回路１７〜２０、第１及び第２の加算回路
２１，２２により、内挿点に対して垂直方向の対称性を
確保た状態で動き検出を行い、その検出出力に基づい
て、合成回路２６におけるフィールド内補間による映像
信号とフィールド間補間による映像信号との加重加算の
加重比を与える係数を係数発生回路２５により生成す
る。
の映像信号を得ることができる映像信号処理装置を提供
する。 【構成】 第１乃至第６の遅延回路１１〜１６、第１乃
至第４の減算回路１７〜２０、第１及び第２の加算回路
２１，２２により、内挿点に対して垂直方向の対称性を
確保た状態で動き検出を行い、その検出出力に基づい
て、合成回路２６におけるフィールド内補間による映像
信号とフィールド間補間による映像信号との加重加算の
加重比を与える係数を係数発生回路２５により生成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、フィールド内補間によ
る補間映像信号とフィールド内補間による補間映像信号
とを加重加算することにより、インタレース方式の入力
映像信号から補間映像信号を形成する映像信号処理装置
に関する。
る補間映像信号とフィールド内補間による補間映像信号
とを加重加算することにより、インタレース方式の入力
映像信号から補間映像信号を形成する映像信号処理装置
に関する。
【０００２】
【従来の技術】従来より、画像処理装置では、現フィー
ルドに対して走査線の間に画像を補間して１枚のフレー
ム分の情報を作成するフィールド・フレーム変換処理が
行われる場合がある。
ルドに対して走査線の間に画像を補間して１枚のフレー
ム分の情報を作成するフィールド・フレーム変換処理が
行われる場合がある。
【０００３】このフィールド・フレーム変換処理では、
基本的に静止画と動画の２つの場合について考える必要
がある。先ず、入力が完全な静止画であれば、図５に示
すように補間するラインの画像ｎt に対応する１フィー
ルド前の画像ｎt-1 をそのまま用いるフィールド間補間
を行えば良い。また、動画に対しては、各種方法が考え
られるが、例えば図６に示すように、同じフィールドの
上下のラインの画像ｎ−１，ｎ＋１からその平均で画像
ｎを補間するなどのフィールド内補間が一般的に知られ
ている。ただし、このフィールド内補間では、入力が完
全な動画でない場合に、その静止画成分の画質が劣化す
る。そこで、動きの程度によって、フィールド内補間に
よる補間映像信号とフィールド内補間による補間映像信
号とを加重加算することにより、高品質な画質の映像信
号を生成するようにした動き適応補間処理が試みられて
いる。
基本的に静止画と動画の２つの場合について考える必要
がある。先ず、入力が完全な静止画であれば、図５に示
すように補間するラインの画像ｎt に対応する１フィー
ルド前の画像ｎt-1 をそのまま用いるフィールド間補間
を行えば良い。また、動画に対しては、各種方法が考え
られるが、例えば図６に示すように、同じフィールドの
上下のラインの画像ｎ−１，ｎ＋１からその平均で画像
ｎを補間するなどのフィールド内補間が一般的に知られ
ている。ただし、このフィールド内補間では、入力が完
全な動画でない場合に、その静止画成分の画質が劣化す
る。そこで、動きの程度によって、フィールド内補間に
よる補間映像信号とフィールド内補間による補間映像信
号とを加重加算することにより、高品質な画質の映像信
号を生成するようにした動き適応補間処理が試みられて
いる。
【０００４】この動き適応補間処理を行う回路は、その
原理的な構成を図７に示すように、入力映像信号が供給
されるフィールド間補間処理部５１、フィールド内補間
処理部５２及び動き検出部５３と、上記フィールド間補
間処理部５１により得られる補間映像信号に上記動き検
出部５３により検出された動き量に応じた係数１−ｋを
乗算する第１の乗算器５４と、上記フィールド内補間処
理部５２により得られる補間映像信号に上記動き検出部
５３により検出された動き量に応じた係数ｋを乗算する
第２の乗算器５５と、上記各乗算器５４，５５による各
乗算出力を加算する加算器５６とから成る。
原理的な構成を図７に示すように、入力映像信号が供給
されるフィールド間補間処理部５１、フィールド内補間
処理部５２及び動き検出部５３と、上記フィールド間補
間処理部５１により得られる補間映像信号に上記動き検
出部５３により検出された動き量に応じた係数１−ｋを
乗算する第１の乗算器５４と、上記フィールド内補間処
理部５２により得られる補間映像信号に上記動き検出部
５３により検出された動き量に応じた係数ｋを乗算する
第２の乗算器５５と、上記各乗算器５４，５５による各
乗算出力を加算する加算器５６とから成る。
【０００５】上記動き適応補間処理では、どのようにし
て動き検出を行うかが画質を決定するポイントとなる。
上記動き検出の方法として、１フレーム前のデータとの
差すなわちフレーム間差に基づいて動き検出を行う方法
が知られている。このフレーム間差に基づく動き検出で
は、静止画を動画として処理してしまう誤検出は少なく
なるが、遅い動きの検出ができず、動画を静止画として
処理してしまう検出漏れが発生し、２重像が生じるとい
った問題点があった。
て動き検出を行うかが画質を決定するポイントとなる。
上記動き検出の方法として、１フレーム前のデータとの
差すなわちフレーム間差に基づいて動き検出を行う方法
が知られている。このフレーム間差に基づく動き検出で
は、静止画を動画として処理してしまう誤検出は少なく
なるが、遅い動きの検出ができず、動画を静止画として
処理してしまう検出漏れが発生し、２重像が生じるとい
った問題点があった。
【０００６】そこで、例えば特開平２−１１３６９０号
公報に開示されているように２つのフレーム間差を用い
て動き検出を行う方法や１つのフレーム間差と１つのフ
ィールド間差を用いて動き検出を行う方法が提案されて
いる。
公報に開示されているように２つのフレーム間差を用い
て動き検出を行う方法や１つのフレーム間差と１つのフ
ィールド間差を用いて動き検出を行う方法が提案されて
いる。
【０００７】上記２つのフレーム間差を用いて動き検出
を行うようにした動き適応補間処理回路は、例えば図８
に示すように、第１乃至第３の遅延回路６１，６２，６
３、第１及び第２の減算回路６４，６５、第１及び第２
の絶対値回路６６，６７、係数発生回路６８、平均値補
間回路６９及び合成回路７０から成る。
を行うようにした動き適応補間処理回路は、例えば図８
に示すように、第１乃至第３の遅延回路６１，６２，６
３、第１及び第２の減算回路６４，６５、第１及び第２
の絶対値回路６６，６７、係数発生回路６８、平均値補
間回路６９及び合成回路７０から成る。
【０００８】この動き適応補間処理回路において、上記
第１乃至第３の遅延回路６１，６２，６３は、それぞれ
１フィールド分の遅延量を有するもので、入力端子６０
に縦続接続されている。
第１乃至第３の遅延回路６１，６２，６３は、それぞれ
１フィールド分の遅延量を有するもので、入力端子６０
に縦続接続されている。
【０００９】上記第１の減算回路６４は、上記入力端子
６０に供給される入力映像信号Ｓtと、この入力映像信
号Ｓt を上記第１及び第２の遅延回路６１，６２により
２フィールド遅延させた２フィールド遅延映像信号Ｓ
t-2 との差分すなわちフレーム間差を検出する。そし
て、この第１の減算回路６４により得られた第１のフレ
ーム間差信号Δ1 ＝Ｓt-2 −Ｓt は、上記第１の絶対値
回路６６を介してフレーム間差の絶対値を示す絶対値信
号Ｋ1 ＝｜Δ1 ｜として上記係数発生回路６８に供給さ
れる。
６０に供給される入力映像信号Ｓtと、この入力映像信
号Ｓt を上記第１及び第２の遅延回路６１，６２により
２フィールド遅延させた２フィールド遅延映像信号Ｓ
t-2 との差分すなわちフレーム間差を検出する。そし
て、この第１の減算回路６４により得られた第１のフレ
ーム間差信号Δ1 ＝Ｓt-2 −Ｓt は、上記第１の絶対値
回路６６を介してフレーム間差の絶対値を示す絶対値信
号Ｋ1 ＝｜Δ1 ｜として上記係数発生回路６８に供給さ
れる。
【００１０】また、上記第２の減算回路６５は、上記入
力端子１０に供給される入力映像信号Ｓt を上記第１の
遅延回路６１により１フィールド遅延させた１フィール
ド遅延映像信号Ｓt-1 と、この１フィールド遅延映像信
号Ｓt-1 を上記第２及び第３の遅延回路６２，６３によ
りさらに２フィールド遅延させた３フィールド遅延映像
信号Ｓt-3 との差分すなわちフレーム間差を検出する。
そして、この第２の減算回路６５により得られた第２の
フレーム間差信号Δ2 ＝Ｓt-3 −Ｓt-1 は、上記第２の
絶対値回路６７を介してフレーム間差の絶対値を示す絶
対値信号Ｋ2 ＝｜Δ2 ｜として上記係数発生回路６８に
供給される。
力端子１０に供給される入力映像信号Ｓt を上記第１の
遅延回路６１により１フィールド遅延させた１フィール
ド遅延映像信号Ｓt-1 と、この１フィールド遅延映像信
号Ｓt-1 を上記第２及び第３の遅延回路６２，６３によ
りさらに２フィールド遅延させた３フィールド遅延映像
信号Ｓt-3 との差分すなわちフレーム間差を検出する。
そして、この第２の減算回路６５により得られた第２の
フレーム間差信号Δ2 ＝Ｓt-3 −Ｓt-1 は、上記第２の
絶対値回路６７を介してフレーム間差の絶対値を示す絶
対値信号Ｋ2 ＝｜Δ2 ｜として上記係数発生回路６８に
供給される。
【００１１】上記係数発生回路６８は、上記絶対値信号
Ｋ1 又は絶対値信号Ｋ2 が所定値以上になると
Ｋ1 又は絶対値信号Ｋ2 が所定値以上になると
〔０〕と
なり、上記絶対値信号Ｋ1 及び絶対値信号Ｋ2 が共に０
になると単位出力〔１〕となるように正規化した係数信
号Ｋを発生するもので、上記絶対値信号Ｋ1 及び絶対値
信号Ｋ2 が共に所定値と０との間にあるときに、
なり、上記絶対値信号Ｋ1 及び絶対値信号Ｋ2 が共に０
になると単位出力〔１〕となるように正規化した係数信
号Ｋを発生するもので、上記絶対値信号Ｋ1 及び絶対値
信号Ｋ2 が共に所定値と０との間にあるときに、
〔０〕
から単位出力〔１〕の間の値をとる係数信号Ｋを上記合
成回路７０に供給する。
から単位出力〔１〕の間の値をとる係数信号Ｋを上記合
成回路７０に供給する。
【００１２】すなわち、上記係数発生回路６８は、図９
に示すように、現フィールドｔにおける補間したい画素
（内挿点）×に対して、上記第１の減算回路６４により
得られた第１のフレーム間差信号Δ1 と、上記第２の減
算回路６５により得られた第２のフレーム間差信号Δ2
とから、画像の動き検出を行い、動き量に応じた係数信
号Ｋを上記合成回路７０に供給する。
に示すように、現フィールドｔにおける補間したい画素
（内挿点）×に対して、上記第１の減算回路６４により
得られた第１のフレーム間差信号Δ1 と、上記第２の減
算回路６５により得られた第２のフレーム間差信号Δ2
とから、画像の動き検出を行い、動き量に応じた係数信
号Ｋを上記合成回路７０に供給する。
【００１３】また、上記平均値補間回路６９は、上記入
力端子６０に供給される入力映像信号Ｓt について、相
隣合う２ラインの映像信号の加重平均をとることによ
り、フィールド内補間映像信号Ｐを生成する。そして、
この平均値補間回路６９により得られたフィールド内補
間映像信号Ｐが、上記合成回路７０に供給される。
力端子６０に供給される入力映像信号Ｓt について、相
隣合う２ラインの映像信号の加重平均をとることによ
り、フィールド内補間映像信号Ｐを生成する。そして、
この平均値補間回路６９により得られたフィールド内補
間映像信号Ｐが、上記合成回路７０に供給される。
【００１４】上記合成回路７０には、上記第１の遅延回
路６１により入力映像信号Ｓt を１フィールド遅延させ
た１フィールド遅延映像信号Ｓt-1 がフィールド間補間
映像信号Ｑとして供給されている。
路６１により入力映像信号Ｓt を１フィールド遅延させ
た１フィールド遅延映像信号Ｓt-1 がフィールド間補間
映像信号Ｑとして供給されている。
【００１５】そして、この合成回路７０は、上記フィー
ルド内補間映像信号Ｐとフィールド間補間映像信号Ｑを
上記係数信号Ｋに応じて加重加算して Ｉ＝（１−Ｋ）Ｐ＋ＫＱ で示される補間映像信号Ｉを合成する。
ルド内補間映像信号Ｐとフィールド間補間映像信号Ｑを
上記係数信号Ｋに応じて加重加算して Ｉ＝（１−Ｋ）Ｐ＋ＫＱ で示される補間映像信号Ｉを合成する。
【００１６】また、上記１つのフレーム間差と１つのフ
ィールド間差を用いて動き検出行うようにした動き適応
補間処理回路は、例えば図１０に示すように、第１乃至
第３の遅延回路８１，８２，８３，８４、第１及び第２
の減算回路８５，８６、第１及び第２の加算回路８７，
８８、第１及び第２の１／２乗算器８９，９０、係数発
生回路９１及び合成回路９２から成る。
ィールド間差を用いて動き検出行うようにした動き適応
補間処理回路は、例えば図１０に示すように、第１乃至
第３の遅延回路８１，８２，８３，８４、第１及び第２
の減算回路８５，８６、第１及び第２の加算回路８７，
８８、第１及び第２の１／２乗算器８９，９０、係数発
生回路９１及び合成回路９２から成る。
【００１７】この動き適応補間処理回路において、上記
第１乃至第４の遅延回路８１，８２，８３，８４は、入
力端子８０に縦続接続されている。上記第１及び第３の
遅延回路８１，８３はともに１ライン（１Ｈ）分の遅延
量を有し、また、上記第２及び第４の遅延回路８１，８
３はともに１フィールド−０．５Ｈ分の遅延量を有して
いる。
第１乃至第４の遅延回路８１，８２，８３，８４は、入
力端子８０に縦続接続されている。上記第１及び第３の
遅延回路８１，８３はともに１ライン（１Ｈ）分の遅延
量を有し、また、上記第２及び第４の遅延回路８１，８
３はともに１フィールド−０．５Ｈ分の遅延量を有して
いる。
【００１８】上記第１の減算回路８５は、上記入力端子
８０に供給された入力映像信号Ｓtを上記第１の遅延回
路８１により１Ｈ遅延された１Ｈ遅延映像信号Ｓ
t-1Hと、この１Ｈ遅延映像信号Ｓt-1Hを上記第２乃至第
４の遅延回路８２，８３，８４によりさらに２フィール
ド遅延させた２フィールド遅延映像信号Ｓt-2-1Hとの差
分すなわちフレーム間差を検出する。そして、この第１
の減算回路８４により得られたフレーム間差信号Δ1 ＝
Ｓt-2-1H−Ｓt-1Hは、上記係数発生回路９１に供給され
る。
８０に供給された入力映像信号Ｓtを上記第１の遅延回
路８１により１Ｈ遅延された１Ｈ遅延映像信号Ｓ
t-1Hと、この１Ｈ遅延映像信号Ｓt-1Hを上記第２乃至第
４の遅延回路８２，８３，８４によりさらに２フィール
ド遅延させた２フィールド遅延映像信号Ｓt-2-1Hとの差
分すなわちフレーム間差を検出する。そして、この第１
の減算回路８４により得られたフレーム間差信号Δ1 ＝
Ｓt-2-1H−Ｓt-1Hは、上記係数発生回路９１に供給され
る。
【００１９】また、上記第１の加算器８７は、上記第１
及び第２の遅延回路８１，８２により上記入力映像信号
Ｓt を１フィールド＋０．５Ｈだけ遅延させた１フィー
ルド遅延映像信号Ｓt-1-0.5Hと、この１フィールド遅延
映像信号Ｓt-1-0.5Hを上記第３の遅延回路８３によりさ
らに１Ｈ遅延させた１Ｈ遅延映像信号Ｓt-1-1.5Hを加算
する。この第１の加算器８７による加算出力信号ＳADD1
＝Ｓt-1-0.5H＋Ｓt-1- 1.5Hは、第１の１／２乗算器８９
により１／２が乗算されて、１フィールド遅延補間映像
信号Ｓt-1-1H＝ＳADD1／２として上記第２の減算回路８
６に供給される。
及び第２の遅延回路８１，８２により上記入力映像信号
Ｓt を１フィールド＋０．５Ｈだけ遅延させた１フィー
ルド遅延映像信号Ｓt-1-0.5Hと、この１フィールド遅延
映像信号Ｓt-1-0.5Hを上記第３の遅延回路８３によりさ
らに１Ｈ遅延させた１Ｈ遅延映像信号Ｓt-1-1.5Hを加算
する。この第１の加算器８７による加算出力信号ＳADD1
＝Ｓt-1-0.5H＋Ｓt-1- 1.5Hは、第１の１／２乗算器８９
により１／２が乗算されて、１フィールド遅延補間映像
信号Ｓt-1-1H＝ＳADD1／２として上記第２の減算回路８
６に供給される。
【００２０】そして、上記第２の減算回路８６は、上記
第１の遅延回路８１により入力映像信号Ｓt を１Ｈ遅延
させた１Ｈ遅延映像信号Ｓt-1Hと、上記第１の１／２乗
算器８９から供給される１フィールド遅延補間映像信号
Ｓt-1-1Hとの差分すなわちフィールド間差を検出する。
そして、この第２の減算回路８６により得られたフィー
ルド間差信号Δ2 ＝Ｓt-1-1H−Ｓt-1Hは、上記係数発生
回路９１に供給される。
第１の遅延回路８１により入力映像信号Ｓt を１Ｈ遅延
させた１Ｈ遅延映像信号Ｓt-1Hと、上記第１の１／２乗
算器８９から供給される１フィールド遅延補間映像信号
Ｓt-1-1Hとの差分すなわちフィールド間差を検出する。
そして、この第２の減算回路８６により得られたフィー
ルド間差信号Δ2 ＝Ｓt-1-1H−Ｓt-1Hは、上記係数発生
回路９１に供給される。
【００２１】上記係数発生回路９１は、上記フレーム間
差信号Δ1 又はフィールド間差信号Δ2 が所定値以上に
なると
差信号Δ1 又はフィールド間差信号Δ2 が所定値以上に
なると
〔０〕となり、上記フレーム間差信号Δ1 及びフ
ィールド間差信号Δ2 が共に０になると単位出力〔１〕
となるように正規化した係数信号Ｋを発生するもので、
上記フレーム間差信号Δ1 及びフィールド間差信号Δ 2
が共に所定値と０との間にあるときに、
ィールド間差信号Δ2 が共に０になると単位出力〔１〕
となるように正規化した係数信号Ｋを発生するもので、
上記フレーム間差信号Δ1 及びフィールド間差信号Δ 2
が共に所定値と０との間にあるときに、
〔０〕から単位
出力〔１〕の間の値をとる係数信号Ｋを上記合成回路９
２に供給する。
出力〔１〕の間の値をとる係数信号Ｋを上記合成回路９
２に供給する。
【００２２】すなわち、上記係数発生回路９１は、図１
１に示すように、現フィールドｔにおける補間したい画
素（内挿点）×に対して、上記第１の減算回路８５によ
り得られたフレーム間差信号Δ1 と、上記第２の減算回
路８６により得られたフィールド間差信号Δ2 とから、
画像の動き検出を行い、動き量に応じた係数信号Ｋを上
記合成回路９２に供給する。
１に示すように、現フィールドｔにおける補間したい画
素（内挿点）×に対して、上記第１の減算回路８５によ
り得られたフレーム間差信号Δ1 と、上記第２の減算回
路８６により得られたフィールド間差信号Δ2 とから、
画像の動き検出を行い、動き量に応じた係数信号Ｋを上
記合成回路９２に供給する。
【００２３】また、上記第２の加算器８８は、上記入力
端子８０に供給された入力映像信号Ｓt と、この入力映
像信号Ｓt を上記第１の遅延回路８１により１Ｈ遅延さ
せた１Ｈ遅延映像信号Ｓt-1Hとを加算する。この第２の
加算器８８による加算出力信号ＳADD2＝Ｓt ＋Ｓ
t-1Hは、第２の１／２乗算器８９により１／２が乗算さ
れて、１フィールド内補間映像信号Ｐ＝ＳADD2／２とし
て上記合成回路９２に供給される。
端子８０に供給された入力映像信号Ｓt と、この入力映
像信号Ｓt を上記第１の遅延回路８１により１Ｈ遅延さ
せた１Ｈ遅延映像信号Ｓt-1Hとを加算する。この第２の
加算器８８による加算出力信号ＳADD2＝Ｓt ＋Ｓ
t-1Hは、第２の１／２乗算器８９により１／２が乗算さ
れて、１フィールド内補間映像信号Ｐ＝ＳADD2／２とし
て上記合成回路９２に供給される。
【００２４】上記合成回路９２には、上記第１及び第２
の遅延回路８１，８２により上記入力映像信号Ｓt を１
フィールド＋０．５Ｈだけ遅延させた１フィールド遅延
映像信号Ｓt-1-0.5Hがフィールド間補間映像信号Ｑとし
て供給されている。
の遅延回路８１，８２により上記入力映像信号Ｓt を１
フィールド＋０．５Ｈだけ遅延させた１フィールド遅延
映像信号Ｓt-1-0.5Hがフィールド間補間映像信号Ｑとし
て供給されている。
【００２５】そして、この合成回路９２は、上記フィー
ルド内補間映像信号Ｐとフィールド間補間映像信号Ｑを
上記係数信号Ｋに応じて加重加算して Ｉ＝（１−Ｋ）Ｐ＋ＫＱ で示される補間映像信号Ｉを合成する。
ルド内補間映像信号Ｐとフィールド間補間映像信号Ｑを
上記係数信号Ｋに応じて加重加算して Ｉ＝（１−Ｋ）Ｐ＋ＫＱ で示される補間映像信号Ｉを合成する。
【００２６】
【発明が解決しようとする課題】ところで、上述の如き
構成の従来の動き適応補間処理回路では、内挿点に対し
て下側又は上側のどちらか一方だけのライン上のフィー
ルド又はフレーム間の動きに着目して動き検出を行って
いたので、垂直方向に関して動き検出及び補間の対称性
が考慮されておらず、動き検出及び補間処理を確実に行
うことはできないとういう問題点があった。
構成の従来の動き適応補間処理回路では、内挿点に対し
て下側又は上側のどちらか一方だけのライン上のフィー
ルド又はフレーム間の動きに着目して動き検出を行って
いたので、垂直方向に関して動き検出及び補間の対称性
が考慮されておらず、動き検出及び補間処理を確実に行
うことはできないとういう問題点があった。
【００２７】そこで、本発明は、上述の如き従来の動き
適応補間処理回路における問題点に鑑み、動き検出及び
補間を高い精度で確実に行い、高画質の映像信号を得る
ことができるようにすることを目的とする。
適応補間処理回路における問題点に鑑み、動き検出及び
補間を高い精度で確実に行い、高画質の映像信号を得る
ことができるようにすることを目的とする。
【００２８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、フィールド内補間による補間映像信号と
フィールド内補間による補間映像信号とを加重加算する
ことにより、インタレース方式の入力映像信号から補間
映像信号を形成する映像信号処理装置において、内挿点
に対して上側のラインのフレーム間差を検出する動き検
出手段と、上記内挿点に対して上側のラインのフィール
ド間差を検出する動き検出手段と、上記内挿点に対して
下側のラインのフレーム間差を検出する動き検出手段
と、上記内挿点に対して下側のラインのフィールド間差
を検出する動き検出手段と、上記各動き検出手段による
各検出出力に基づいて、上記フィールド内補間による補
間映像信号とフィールド内補間による補間映像信号との
加重加算の加重比を与える係数を生成する係数生成手段
とを備えることを特徴とするものである。
に、本発明は、フィールド内補間による補間映像信号と
フィールド内補間による補間映像信号とを加重加算する
ことにより、インタレース方式の入力映像信号から補間
映像信号を形成する映像信号処理装置において、内挿点
に対して上側のラインのフレーム間差を検出する動き検
出手段と、上記内挿点に対して上側のラインのフィール
ド間差を検出する動き検出手段と、上記内挿点に対して
下側のラインのフレーム間差を検出する動き検出手段
と、上記内挿点に対して下側のラインのフィールド間差
を検出する動き検出手段と、上記各動き検出手段による
各検出出力に基づいて、上記フィールド内補間による補
間映像信号とフィールド内補間による補間映像信号との
加重加算の加重比を与える係数を生成する係数生成手段
とを備えることを特徴とするものである。
【００２９】また、本発明は、フィールド内補間による
補間映像信号とフィールド内補間による補間映像信号と
を加重加算することにより、インタレース方式の入力映
像信号から補間映像信号を形成する映像信号処理装置に
おいて、内挿点に対して上側のラインのフレーム間差を
検出する動き検出手段と、上記内挿点に対して下側のラ
インのフレーム間差を検出する動き検出手段と、上記内
挿点に対して１フィールド前の時点でのフレーム間差を
検出する動き検出手段と、上記各動き検出手段による各
検出出力に基づいて、上記フィールド内補間による補間
映像信号とフィールド内補間による補間映像信号との加
重加算の加重比を与える係数を生成する係数生成手段と
を備えることを特徴とするものである。
補間映像信号とフィールド内補間による補間映像信号と
を加重加算することにより、インタレース方式の入力映
像信号から補間映像信号を形成する映像信号処理装置に
おいて、内挿点に対して上側のラインのフレーム間差を
検出する動き検出手段と、上記内挿点に対して下側のラ
インのフレーム間差を検出する動き検出手段と、上記内
挿点に対して１フィールド前の時点でのフレーム間差を
検出する動き検出手段と、上記各動き検出手段による各
検出出力に基づいて、上記フィールド内補間による補間
映像信号とフィールド内補間による補間映像信号との加
重加算の加重比を与える係数を生成する係数生成手段と
を備えることを特徴とするものである。
【００３０】
【作用】本発明に係る映像信号処理装置では、各動き検
出手段により内挿点に対して垂直方向の対称性を確保し
た状態で動き検出を行い、その検出出力に基づいて、フ
ィールド内補間による補間映像信号とフィールド内補間
による補間映像信号との加重加算の加重比を与える係数
を係数生成手段により生成する。
出手段により内挿点に対して垂直方向の対称性を確保し
た状態で動き検出を行い、その検出出力に基づいて、フ
ィールド内補間による補間映像信号とフィールド内補間
による補間映像信号との加重加算の加重比を与える係数
を係数生成手段により生成する。
【００３１】
【実施例】以下、本発明に係る映像信号処理装置の一実
施例を図面を参照しながら詳細に説明する。
施例を図面を参照しながら詳細に説明する。
【００３２】本発明に係る映像信号処理装置は、例えば
図１に示すように構成される。この映像信号処理装置
は、フィールド内補間による補間映像信号とフィールド
内補間による補間映像信号とを加重加算することによ
り、インタレース方式の入力映像信号から補間映像信号
を形成するものであって、第１乃至第６の遅延回路１
１，１２，１３，１４，１５，１６、第１乃至第４の減
算回路１７，１８，１９，２０、第１及び第２の加算回
路２１，２２、第１及び第２の１／２乗算器２３，２
４、係数発生回路２５及び合成回路２６から成る。
図１に示すように構成される。この映像信号処理装置
は、フィールド内補間による補間映像信号とフィールド
内補間による補間映像信号とを加重加算することによ
り、インタレース方式の入力映像信号から補間映像信号
を形成するものであって、第１乃至第６の遅延回路１
１，１２，１３，１４，１５，１６、第１乃至第４の減
算回路１７，１８，１９，２０、第１及び第２の加算回
路２１，２２、第１及び第２の１／２乗算器２３，２
４、係数発生回路２５及び合成回路２６から成る。
【００３３】この映像信号処理装置において、入力映像
信号Ｓt は、入力端子１０から上記第１の遅延回路１
１、第１及び第３の減算回路１７，１９に供給されると
ともに、上記合成回路２６に供給される。
信号Ｓt は、入力端子１０から上記第１の遅延回路１
１、第１及び第３の減算回路１７，１９に供給されると
ともに、上記合成回路２６に供給される。
【００３４】上記第１，第３，第４及び第６の遅延回路
１１，１３，１４，１６はともに１ライン（１Ｈ）分の
遅延量を有し、また、上記第２及び第５の遅延回路１
２，１５はともに１フィールド−１．５Ｈ分の遅延量を
有しており、これらは上記入力端子１０に縦続接続され
ている。
１１，１３，１４，１６はともに１ライン（１Ｈ）分の
遅延量を有し、また、上記第２及び第５の遅延回路１
２，１５はともに１フィールド−１．５Ｈ分の遅延量を
有しており、これらは上記入力端子１０に縦続接続され
ている。
【００３５】そして、上記第１の遅延回路１１は、上記
入力端子１０を介して供給される入力映像信号Ｓt を１
Ｈ遅延させて第１の遅延映像信号Ｓt-1Hを生成する。こ
の第１の遅延映像信号Ｓt-1Hは、上記第２の遅延回路１
２に供給されるとともに、上記第２及び第４の減算回路
１８，２０と上記合成回路２６に供給される。
入力端子１０を介して供給される入力映像信号Ｓt を１
Ｈ遅延させて第１の遅延映像信号Ｓt-1Hを生成する。こ
の第１の遅延映像信号Ｓt-1Hは、上記第２の遅延回路１
２に供給されるとともに、上記第２及び第４の減算回路
１８，２０と上記合成回路２６に供給される。
【００３６】また、上記第２の遅延回路１２は、上記第
１の遅延映像信号Ｓt-1Hをさらに１フィールド−１．５
Ｈ遅延させて第２の遅延映像信号Ｓt-1+0.5Hを生成す
る。この第２の遅延映像信号Ｓt-1+0.5Hは、上記第３の
遅延回路１３に供給されるとともに、上記第１の加算回
路２１に供給される。
１の遅延映像信号Ｓt-1Hをさらに１フィールド−１．５
Ｈ遅延させて第２の遅延映像信号Ｓt-1+0.5Hを生成す
る。この第２の遅延映像信号Ｓt-1+0.5Hは、上記第３の
遅延回路１３に供給されるとともに、上記第１の加算回
路２１に供給される。
【００３７】また、上記第３の遅延回路１３は、上記第
２の遅延映像信号Ｓt-1+0.5Hをさらに１Ｈ遅延させて第
３の遅延映像信号Ｓt-1-0.5Hを生成する。この第３の遅
延映像信号Ｓt-1-0.5Hは、上記第４の遅延回路１４に供
給されるとともに、上記第１及び第２の加算回路２１，
２２と上記合成回路２６に供給される。
２の遅延映像信号Ｓt-1+0.5Hをさらに１Ｈ遅延させて第
３の遅延映像信号Ｓt-1-0.5Hを生成する。この第３の遅
延映像信号Ｓt-1-0.5Hは、上記第４の遅延回路１４に供
給されるとともに、上記第１及び第２の加算回路２１，
２２と上記合成回路２６に供給される。
【００３８】また、上記第４の遅延回路１４は、上記第
３の遅延映像信号Ｓt-1-0.5Hをさらに１Ｈ遅延させて第
４の遅延映像信号Ｓt-1-1.5Hを生成する。この第４の遅
延映像信号Ｓt-1-1.5Hは、上記第５の遅延回路１５に供
給されるとともに、上記第２の加算回路２２に供給され
る。
３の遅延映像信号Ｓt-1-0.5Hをさらに１Ｈ遅延させて第
４の遅延映像信号Ｓt-1-1.5Hを生成する。この第４の遅
延映像信号Ｓt-1-1.5Hは、上記第５の遅延回路１５に供
給されるとともに、上記第２の加算回路２２に供給され
る。
【００３９】また、上記第５の遅延回路１５は、上記第
４の遅延映像信号Ｓt-1-1.5Hをさらに１フィールド−
１．５Ｈ遅延させて第５の遅延映像信号Ｓt-2 を生成す
る。この第５の遅延映像信号Ｓt-2 は、上記第６の遅延
回路１６に供給されるとともに、上記第１の減算回路１
７に供給される。
４の遅延映像信号Ｓt-1-1.5Hをさらに１フィールド−
１．５Ｈ遅延させて第５の遅延映像信号Ｓt-2 を生成す
る。この第５の遅延映像信号Ｓt-2 は、上記第６の遅延
回路１６に供給されるとともに、上記第１の減算回路１
７に供給される。
【００４０】さらに、上記第６の遅延回路１４は、上記
第５の遅延映像信号Ｓt-2 をさらに１Ｈ遅延させて第６
の遅延映像信号Ｓt-2-1Hを生成する。この第６の遅延映
像信号Ｓt-2-1Hは、上記第２の減算回路１８に供給され
る。
第５の遅延映像信号Ｓt-2 をさらに１Ｈ遅延させて第６
の遅延映像信号Ｓt-2-1Hを生成する。この第６の遅延映
像信号Ｓt-2-1Hは、上記第２の減算回路１８に供給され
る。
【００４１】また、上記第１の加算回路２１は、上記第
２の遅延回路２２から供給される第２の遅延映像信号Ｓ
t-1+0.5Hと上記第３の遅延回路１３から供給される第３
の遅延映像信号Ｓt-1-0.5Hとを加算して、第１の加算映
像信号ＳADD1＝Ｓt-1+0.5H＋Ｓt-1-0.5Hを生成する。そ
して、この第１の加算回路２１により得られる第１の加
算映像信号ＳADD1は、第１の１／２乗算器２３により１
／２が乗算されて、第１のフィールド遅延補間映像信号
Ｓt-1 ＝ＳADD1／２として上記第３の減算回路１９に供
給される。
２の遅延回路２２から供給される第２の遅延映像信号Ｓ
t-1+0.5Hと上記第３の遅延回路１３から供給される第３
の遅延映像信号Ｓt-1-0.5Hとを加算して、第１の加算映
像信号ＳADD1＝Ｓt-1+0.5H＋Ｓt-1-0.5Hを生成する。そ
して、この第１の加算回路２１により得られる第１の加
算映像信号ＳADD1は、第１の１／２乗算器２３により１
／２が乗算されて、第１のフィールド遅延補間映像信号
Ｓt-1 ＝ＳADD1／２として上記第３の減算回路１９に供
給される。
【００４２】さらに、上記第２の加算回路２２は、上記
第３の遅延回路２３から供給される第３の遅延映像信号
Ｓt-1-0.5Hと上記第４の遅延回路１４から供給される第
４の遅延映像信号Ｓt-1-1.5Hとを加算して、第２の加算
映像信号ＳADD2＝Ｓt-1-0.5H＋Ｓt-1-1.5Hを生成する。
そして、この第２の加算回路２２により得られる第２の
加算映像信号ＳADD2は、第２の１／２乗算器２４により
１／２が乗算されて、第２のフィールド遅延補間映像信
号Ｓt-1-1H＝ＳADD2／２として上記第４の減算回路２０
に供給される。
第３の遅延回路２３から供給される第３の遅延映像信号
Ｓt-1-0.5Hと上記第４の遅延回路１４から供給される第
４の遅延映像信号Ｓt-1-1.5Hとを加算して、第２の加算
映像信号ＳADD2＝Ｓt-1-0.5H＋Ｓt-1-1.5Hを生成する。
そして、この第２の加算回路２２により得られる第２の
加算映像信号ＳADD2は、第２の１／２乗算器２４により
１／２が乗算されて、第２のフィールド遅延補間映像信
号Ｓt-1-1H＝ＳADD2／２として上記第４の減算回路２０
に供給される。
【００４３】また、上記第１の減算回路１７は、上記入
力端子１０から供給される入力映像信号Ｓt と、上記第
５の遅延回路１５から供給される第５の遅延映像信号Ｓ
t-2との差分を検出して、第１のフレーム間差信号ΔA1
＝Ｓt-2 −Ｓt を生成する。すなわち、図２に示すよう
に、現フィールドｔの映像信号Ｓt について、ｎライン
とｎ＋１ラインとの間のラインの映像信号を補間により
生成する場合に、図２に×印で示す補間したい画素（内
挿点）に対して、下側のラインに存在する対応画素の現
フィールドの映像信号Ｓt と１フレーム前の映像信号Ｓ
t-2 との差分を検出して、上記第１のフレーム間差信号
ΔA1＝Ｓt-2 −Ｓt を生成する。このように、上記第１
の減算回路１７は、内挿点に対して下側のラインのフレ
ーム間差を検出する動き検出手段として機能している。
力端子１０から供給される入力映像信号Ｓt と、上記第
５の遅延回路１５から供給される第５の遅延映像信号Ｓ
t-2との差分を検出して、第１のフレーム間差信号ΔA1
＝Ｓt-2 −Ｓt を生成する。すなわち、図２に示すよう
に、現フィールドｔの映像信号Ｓt について、ｎライン
とｎ＋１ラインとの間のラインの映像信号を補間により
生成する場合に、図２に×印で示す補間したい画素（内
挿点）に対して、下側のラインに存在する対応画素の現
フィールドの映像信号Ｓt と１フレーム前の映像信号Ｓ
t-2 との差分を検出して、上記第１のフレーム間差信号
ΔA1＝Ｓt-2 −Ｓt を生成する。このように、上記第１
の減算回路１７は、内挿点に対して下側のラインのフレ
ーム間差を検出する動き検出手段として機能している。
【００４４】そして、上記第１の減算回路１７により得
られる第１のフレーム間差信号ΔA1は、上記係数発生回
路１５に供給される。
られる第１のフレーム間差信号ΔA1は、上記係数発生回
路１５に供給される。
【００４５】また、上記第２の減算回路１８は、上記第
１の遅延回路１１から供給される第１の遅延映像信号Ｓ
t-1Hと、上記第６の遅延回路１６から供給される第６の
遅延映像信号Ｓt-2-1Hとの差分を検出して、第２のフレ
ーム間差信号ΔA2＝Ｓt-2-1H−Ｓt-1Hを生成する。すな
わち、図２に示すように、補間したい画素（内挿点）×
に対して、上側のラインに存在する対応画素の現フィー
ルドの映像信号Ｓt-1Hと１フレーム前の映像信号Ｓ
t-2-1Hとの差分を検出して、上記第２のフレーム間差信
号ΔA2＝Ｓt-2-1H−Ｓt-1Hを生成する。このように、上
記第２の減算回路１８は、内挿点に対して上側のライン
のフレーム間差を検出する動き検出手段として機能して
いる。
１の遅延回路１１から供給される第１の遅延映像信号Ｓ
t-1Hと、上記第６の遅延回路１６から供給される第６の
遅延映像信号Ｓt-2-1Hとの差分を検出して、第２のフレ
ーム間差信号ΔA2＝Ｓt-2-1H−Ｓt-1Hを生成する。すな
わち、図２に示すように、補間したい画素（内挿点）×
に対して、上側のラインに存在する対応画素の現フィー
ルドの映像信号Ｓt-1Hと１フレーム前の映像信号Ｓ
t-2-1Hとの差分を検出して、上記第２のフレーム間差信
号ΔA2＝Ｓt-2-1H−Ｓt-1Hを生成する。このように、上
記第２の減算回路１８は、内挿点に対して上側のライン
のフレーム間差を検出する動き検出手段として機能して
いる。
【００４６】そして、上記第２の減算回路１８により得
られる第２のフレーム間差信号ΔA2は、上記係数発生回
路１５に供給される。
られる第２のフレーム間差信号ΔA2は、上記係数発生回
路１５に供給される。
【００４７】また、上記第３の減算回路１９は、上記入
力端子１０から供給される入力映像信号Ｓt と、上記第
１の１／２乗算器２３から供給される第１のフィールド
遅延補間映像信号Ｓt-1 との差分を検出して、第１のフ
ィールド間差信号ΔB1＝Ｓt- -1−Ｓt を生成する。すな
わち、図２に示すように、補間したい画素（内挿点）×
に対して、下側のラインに存在する対応画素の現フィー
ルドの映像信号Ｓt と１フィールド前の映像信号Ｓt-1
との差分を検出して、上記第１のフィールド間差信号Δ
B1＝Ｓt-1 −Ｓt を生成する。このように、上記第３の
減算回路１９は、内挿点に対して下側のラインのフィー
ルド間差を検出する動き検出手段として機能している。
力端子１０から供給される入力映像信号Ｓt と、上記第
１の１／２乗算器２３から供給される第１のフィールド
遅延補間映像信号Ｓt-1 との差分を検出して、第１のフ
ィールド間差信号ΔB1＝Ｓt- -1−Ｓt を生成する。すな
わち、図２に示すように、補間したい画素（内挿点）×
に対して、下側のラインに存在する対応画素の現フィー
ルドの映像信号Ｓt と１フィールド前の映像信号Ｓt-1
との差分を検出して、上記第１のフィールド間差信号Δ
B1＝Ｓt-1 −Ｓt を生成する。このように、上記第３の
減算回路１９は、内挿点に対して下側のラインのフィー
ルド間差を検出する動き検出手段として機能している。
【００４８】そして、上記第３の減算回路１９により得
られる第１のフィールド間差信号Δ B1は、上記係数発生
回路１５に供給される。
られる第１のフィールド間差信号Δ B1は、上記係数発生
回路１５に供給される。
【００４９】さらに、上記第４の減算回路２０は、上記
第１の遅延回路１１から供給される第１の遅延映像信号
Ｓt-1Hと、上記第２の１／２乗算器２４から供給される
第２のフィールド遅延補間映像信号Ｓt-1-1Hとの差分を
検出して、第２のフィールド間差信号ΔB2＝Ｓt-1H−Ｓ
t を生成する。すなわち、図２に示すように、補間した
い画素（内挿点）×に対して、上側のラインに存在する
対応画素の現フィールドの映像信号Ｓt-1Hと１フィール
ド前の映像信号Ｓt-1-1Hとの差分を検出して、上記第１
のフィールド間差信号ΔB2＝Ｓt-1-1H−Ｓt-1Hを生成す
る。このように、上記第４の減算回路２０、内挿点に対
して上側のラインのフィールド間差を検出する動き検出
手段として機能している。
第１の遅延回路１１から供給される第１の遅延映像信号
Ｓt-1Hと、上記第２の１／２乗算器２４から供給される
第２のフィールド遅延補間映像信号Ｓt-1-1Hとの差分を
検出して、第２のフィールド間差信号ΔB2＝Ｓt-1H−Ｓ
t を生成する。すなわち、図２に示すように、補間した
い画素（内挿点）×に対して、上側のラインに存在する
対応画素の現フィールドの映像信号Ｓt-1Hと１フィール
ド前の映像信号Ｓt-1-1Hとの差分を検出して、上記第１
のフィールド間差信号ΔB2＝Ｓt-1-1H−Ｓt-1Hを生成す
る。このように、上記第４の減算回路２０、内挿点に対
して上側のラインのフィールド間差を検出する動き検出
手段として機能している。
【００５０】そして、この第４の減算回路２０により得
られる第２のフィールド間差信号Δ B2は、上記係数発生
回路１５に供給される。
られる第２のフィールド間差信号Δ B2は、上記係数発生
回路１５に供給される。
【００５１】また、上記係数発生回路１５は、上記第１
乃至第４の減算回路１７，１８，１９，２０から供給さ
れる第１及び第２のフレーム間差信号ΔA1，ΔA2と第１
及び第２のフィールド間差信号ΔB1，ΔB2とに応じた係
数信号ａ0 ，ａ1 ，ａ2 を生成する。すなわち、上記係
数発生回路１５は、補間したい画素（内挿点）×に対し
て、上下ラインに対称的に存在する対応画素の映像信号
についての第１及び第２のフレーム間差信号ΔA1，ΔA2
と第１及び第２のフィールド間差信号ΔB1，Δ B2により
示される動き量に応じた係数信号ａ0 ，ａ1 ，ａ2 を生
成する。このように補間したい画素（内挿点）×に対し
て、垂直方向の対称性を確保した状態で検出された各フ
レーム間差信号ΔA1，ΔA2やフィールド間差信号ΔB1，
ΔB2は、動き量を的確に示すものとなる。
乃至第４の減算回路１７，１８，１９，２０から供給さ
れる第１及び第２のフレーム間差信号ΔA1，ΔA2と第１
及び第２のフィールド間差信号ΔB1，ΔB2とに応じた係
数信号ａ0 ，ａ1 ，ａ2 を生成する。すなわち、上記係
数発生回路１５は、補間したい画素（内挿点）×に対し
て、上下ラインに対称的に存在する対応画素の映像信号
についての第１及び第２のフレーム間差信号ΔA1，ΔA2
と第１及び第２のフィールド間差信号ΔB1，Δ B2により
示される動き量に応じた係数信号ａ0 ，ａ1 ，ａ2 を生
成する。このように補間したい画素（内挿点）×に対し
て、垂直方向の対称性を確保した状態で検出された各フ
レーム間差信号ΔA1，ΔA2やフィールド間差信号ΔB1，
ΔB2は、動き量を的確に示すものとなる。
【００５２】そして、この係数発生回路１５により生成
された係数信号ａ0 ，ａ1 ，ａ2 は、上記合成回路１６
に供給される。
された係数信号ａ0 ，ａ1 ，ａ2 は、上記合成回路１６
に供給される。
【００５３】上記合成回路１６は、上記入力端子１０か
ら供給される現フィールドの入力映像信号Ｓt をＰと
し、上記第１の遅延回路１１から供給される１Ｈ遅れの
第１の遅延映像信号Ｓt-1Hすなわちフィールド内補間成
分をＱとし、上記第３の遅延回路１３から供給される１
フィールド遅れの映像信号Ｓt-1-0.5Hすなわちフィール
ド間補間成分をＲとして、これらを上記係数信号ａ0 ，
ａ1 ，ａ2 に応じて加重加算して Ｉ＝ａ0 Ｐ＋ａ1 Ｑ＋ａ2 Ｒ で示される補間映像信号Ｉを合成する。
ら供給される現フィールドの入力映像信号Ｓt をＰと
し、上記第１の遅延回路１１から供給される１Ｈ遅れの
第１の遅延映像信号Ｓt-1Hすなわちフィールド内補間成
分をＱとし、上記第３の遅延回路１３から供給される１
フィールド遅れの映像信号Ｓt-1-0.5Hすなわちフィール
ド間補間成分をＲとして、これらを上記係数信号ａ0 ，
ａ1 ，ａ2 に応じて加重加算して Ｉ＝ａ0 Ｐ＋ａ1 Ｑ＋ａ2 Ｒ で示される補間映像信号Ｉを合成する。
【００５４】すなわち、上記係数発生回路１５は、上記
第１乃至第４の減算回路１７，１８，１９，２０から供
給される第１及び第２のフレーム間差信号ΔA1，ΔA2と
第１及び第２のフィールド間差信号ΔB1，ΔB2に基づい
て、上記合成回路１６におけるフィールド内補間による
補間映像信号とフィールド内補間による補間映像信号と
の加重加算の加重比を与える係数ａ0 ，ａ1 ，ａ2 を生
成する係数生成手段として機能している。
第１乃至第４の減算回路１７，１８，１９，２０から供
給される第１及び第２のフレーム間差信号ΔA1，ΔA2と
第１及び第２のフィールド間差信号ΔB1，ΔB2に基づい
て、上記合成回路１６におけるフィールド内補間による
補間映像信号とフィールド内補間による補間映像信号と
の加重加算の加重比を与える係数ａ0 ，ａ1 ，ａ2 を生
成する係数生成手段として機能している。
【００５５】このような構成の映像信号処理装置におい
て、上記合成回路１６により合成される補間映像信号Ｉ
は、上述のように補間したい画素（内挿点）×に対し
て、上下ラインに対称的に存在する対応画素の映像信号
についての第１及び第２のフレーム間差信号ΔA1，ΔA2
と第１及び第２のフィールド間差信号ΔB1，ΔB2により
示される動き量に応じた係数信号ａ0 ，ａ1 ，ａ2 、す
なわち垂直方向の対称性を確保した状態で動き検出を行
って生成した係数信号ａ0 ，ａ1 ，ａ2 を加重比とし
て、フィールド内補間による補間映像信号とフィールド
内補間による補間映像信号とを加重加算したものとな
る。これにより、高い精度で補間された高画質の補間映
像信号Ｉを得ることができる。
て、上記合成回路１６により合成される補間映像信号Ｉ
は、上述のように補間したい画素（内挿点）×に対し
て、上下ラインに対称的に存在する対応画素の映像信号
についての第１及び第２のフレーム間差信号ΔA1，ΔA2
と第１及び第２のフィールド間差信号ΔB1，ΔB2により
示される動き量に応じた係数信号ａ0 ，ａ1 ，ａ2 、す
なわち垂直方向の対称性を確保した状態で動き検出を行
って生成した係数信号ａ0 ，ａ1 ，ａ2 を加重比とし
て、フィールド内補間による補間映像信号とフィールド
内補間による補間映像信号とを加重加算したものとな
る。これにより、高い精度で補間された高画質の補間映
像信号Ｉを得ることができる。
【００５６】また、本発明に係る映像信号処理装置は、
例えば図３に示すように構成される。この映像信号処理
装置は、フィールド内補間による補間映像信号とフィー
ルド内補間による補間映像信号とを加重加算することに
より、インタレース方式の入力映像信号から補間映像信
号を形成するものであって、第１乃至第５の遅延回路３
１，３２，３３，３４，３５、第１乃至第３の減算回路
３６，３７，３８、係数発生回路３９及び合成回路４０
から成る。
例えば図３に示すように構成される。この映像信号処理
装置は、フィールド内補間による補間映像信号とフィー
ルド内補間による補間映像信号とを加重加算することに
より、インタレース方式の入力映像信号から補間映像信
号を形成するものであって、第１乃至第５の遅延回路３
１，３２，３３，３４，３５、第１乃至第３の減算回路
３６，３７，３８、係数発生回路３９及び合成回路４０
から成る。
【００５７】この映像信号処理装置において、入力映像
信号Ｓt は、入力端子３０から上記第１の遅延回路３１
及び第１の減算回路３６に供給されるとともに、上記合
成回路４０に供給される。
信号Ｓt は、入力端子３０から上記第１の遅延回路３１
及び第１の減算回路３６に供給されるとともに、上記合
成回路４０に供給される。
【００５８】上記第１及び第４の遅延回路３１，３４は
ともに１ライン（１Ｈ）分の遅延量を有し、また、上記
第２，第３及び第５の遅延回路３２，３３，３５はとも
に１フィールド−０．５Ｈ分の遅延量を有しており、こ
れらは上記入力端子１０に縦続接続されている。
ともに１ライン（１Ｈ）分の遅延量を有し、また、上記
第２，第３及び第５の遅延回路３２，３３，３５はとも
に１フィールド−０．５Ｈ分の遅延量を有しており、こ
れらは上記入力端子１０に縦続接続されている。
【００５９】そして、上記第１の遅延回路３１は、上記
入力端子１０を介して供給される入力映像信号Ｓt を１
Ｈ遅延させて第１の遅延映像信号Ｓt-1Hを生成する。こ
の第１の遅延映像信号Ｓt-1Hは、上記第２の遅延回路３
２に供給されるとともに、上記第２の減算回路３７と上
記合成回路４０に供給される。
入力端子１０を介して供給される入力映像信号Ｓt を１
Ｈ遅延させて第１の遅延映像信号Ｓt-1Hを生成する。こ
の第１の遅延映像信号Ｓt-1Hは、上記第２の遅延回路３
２に供給されるとともに、上記第２の減算回路３７と上
記合成回路４０に供給される。
【００６０】また、上記第２の遅延回路３２は、上記第
１の遅延映像信号Ｓt-1Hをさらに１フィールド−０．５
Ｈ遅延させて第２の遅延映像信号Ｓt-1-0.5Hを生成す
る。この第２の遅延映像信号Ｓt-1-0.5Hは、上記第３の
遅延回路３３に供給されるとともに、上記第３の減算回
路３８と上記合成回路４０に供給される。
１の遅延映像信号Ｓt-1Hをさらに１フィールド−０．５
Ｈ遅延させて第２の遅延映像信号Ｓt-1-0.5Hを生成す
る。この第２の遅延映像信号Ｓt-1-0.5Hは、上記第３の
遅延回路３３に供給されるとともに、上記第３の減算回
路３８と上記合成回路４０に供給される。
【００６１】また、上記第３の遅延回路３３は、上記第
２の遅延映像信号Ｓt-1-0.5Hをさらに１フィールド−
０．５Ｈ遅延させて第３の遅延映像信号Ｓt-2 を生成す
る。この第３の遅延映像信号Ｓt-2 は、上記第４の遅延
回路３４に供給されるとともに、上記第１の減算回路３
６に供給される。
２の遅延映像信号Ｓt-1-0.5Hをさらに１フィールド−
０．５Ｈ遅延させて第３の遅延映像信号Ｓt-2 を生成す
る。この第３の遅延映像信号Ｓt-2 は、上記第４の遅延
回路３４に供給されるとともに、上記第１の減算回路３
６に供給される。
【００６２】また、上記第４の遅延回路３４は、上記第
３の遅延映像信号Ｓt-2 をさらに１Ｈ遅延させて第４の
遅延映像信号Ｓt-2-1Hを生成する。この第４の遅延映像
信号Ｓt-2-1Hは、上記第５の遅延回路３５に供給される
とともに、上記第２の減算回路３７に供給される。
３の遅延映像信号Ｓt-2 をさらに１Ｈ遅延させて第４の
遅延映像信号Ｓt-2-1Hを生成する。この第４の遅延映像
信号Ｓt-2-1Hは、上記第５の遅延回路３５に供給される
とともに、上記第２の減算回路３７に供給される。
【００６３】さらに、上記第５の遅延回路３５は、上記
第４の遅延映像信号Ｓt-2-1Hをさらに１フィールド−
０．５Ｈ遅延させて第５の遅延映像信号Ｓt-2-0.5Hを生
成する。この第５の遅延映像信号Ｓt-2-0.5Hは、上記第
３の減算回路３８に供給される。
第４の遅延映像信号Ｓt-2-1Hをさらに１フィールド−
０．５Ｈ遅延させて第５の遅延映像信号Ｓt-2-0.5Hを生
成する。この第５の遅延映像信号Ｓt-2-0.5Hは、上記第
３の減算回路３８に供給される。
【００６４】また、上記第１の減算回路３６は、上記入
力端子３０から供給される入力映像信号Ｓt と、上記第
３の遅延回路３３から供給される第３の遅延映像信号Ｓ
t-2との差分を検出して、第１のフレーム間差信号ΔA1
＝Ｓt-2 −Ｓt を生成する。すなわち、図４に示すよう
に、現フィールドｔの映像信号Ｓt について、ｎライン
とｎ＋１ラインとの間のラインの映像信号を補間により
生成する場合に、図４に×印で示す補間したい画素（内
挿点）に対して、下側のラインに存在する対応画素の現
フィールドの映像信号Ｓt と１フレーム前の映像信号Ｓ
t-2 との差分を検出して、上記第１のフレーム間差信号
ΔA1＝Ｓt-2 −Ｓt を生成する。このように、上記第１
の減算回路３６は、内挿点に対して下側のラインのフレ
ーム間差を検出する動き検出手段として機能している。
力端子３０から供給される入力映像信号Ｓt と、上記第
３の遅延回路３３から供給される第３の遅延映像信号Ｓ
t-2との差分を検出して、第１のフレーム間差信号ΔA1
＝Ｓt-2 −Ｓt を生成する。すなわち、図４に示すよう
に、現フィールドｔの映像信号Ｓt について、ｎライン
とｎ＋１ラインとの間のラインの映像信号を補間により
生成する場合に、図４に×印で示す補間したい画素（内
挿点）に対して、下側のラインに存在する対応画素の現
フィールドの映像信号Ｓt と１フレーム前の映像信号Ｓ
t-2 との差分を検出して、上記第１のフレーム間差信号
ΔA1＝Ｓt-2 −Ｓt を生成する。このように、上記第１
の減算回路３６は、内挿点に対して下側のラインのフレ
ーム間差を検出する動き検出手段として機能している。
【００６５】そして、上記第１の減算回路３１により得
られる第１のフレーム間差信号ΔA1は、上記係数発生回
路３９に供給される。
られる第１のフレーム間差信号ΔA1は、上記係数発生回
路３９に供給される。
【００６６】また、上記第２の減算回路３７は、上記第
１の遅延回路３１から供給される第１の遅延映像信号Ｓ
t-1Hと、上記第４の遅延回路３４から供給される第４の
遅延映像信号Ｓt-2-1Hとの差分を検出して、第２のフレ
ーム間差信号ΔA2＝Ｓt-2-1H−Ｓt-1Hを生成する。すな
わち、図４に示すように、補間したい画素（内挿点）×
に対して、上側のラインに存在する対応画素の現フィー
ルドの映像信号Ｓt-1Hと１フレーム前の映像信号Ｓ
t-2-1Hとの差分を検出して、上記第２のフレーム間差信
号ΔA2＝Ｓt-2-1H−Ｓt-1Hを生成する。このように、上
記第２の減算回路３７は、内挿点に対して上側のライン
のフレーム間差を検出する動き検出手段として機能して
いる。
１の遅延回路３１から供給される第１の遅延映像信号Ｓ
t-1Hと、上記第４の遅延回路３４から供給される第４の
遅延映像信号Ｓt-2-1Hとの差分を検出して、第２のフレ
ーム間差信号ΔA2＝Ｓt-2-1H−Ｓt-1Hを生成する。すな
わち、図４に示すように、補間したい画素（内挿点）×
に対して、上側のラインに存在する対応画素の現フィー
ルドの映像信号Ｓt-1Hと１フレーム前の映像信号Ｓ
t-2-1Hとの差分を検出して、上記第２のフレーム間差信
号ΔA2＝Ｓt-2-1H−Ｓt-1Hを生成する。このように、上
記第２の減算回路３７は、内挿点に対して上側のライン
のフレーム間差を検出する動き検出手段として機能して
いる。
【００６７】そして、上記第２の減算回路３７により得
られる第２のフレーム間差信号ΔA2は、上記係数発生回
路３９に供給される。
られる第２のフレーム間差信号ΔA2は、上記係数発生回
路３９に供給される。
【００６８】さらに、上記第３の減算回路３８は、上記
第２の遅延回路３２から供給される第２の遅延映像信号
Ｓt-1-0.5Hと上記第５の遅延回路３５から供給される第
５の遅延映像信号Ｓt-2-0.5Hとの差分を検出して、第３
のフレーム間差信号ΔA3＝Ｓ t-2-0.5H−Ｓt-1-0.5Hを生
成する。すなわち、図４に示すように、補間したい画素
（内挿点）×に対して、１フィールド前の映像信号Ｓ
t-1-0.5Hと３フィールド前の映像信号Ｓt-2-1Hとの差分
を検出して、上記第３のフレーム間差信号ΔA3を生成す
る。このように、上記第３の減算回路３７は、内挿点に
対して１フィールド前の時点でのフレーム間差を検出す
る動き検出手段として機能している。
第２の遅延回路３２から供給される第２の遅延映像信号
Ｓt-1-0.5Hと上記第５の遅延回路３５から供給される第
５の遅延映像信号Ｓt-2-0.5Hとの差分を検出して、第３
のフレーム間差信号ΔA3＝Ｓ t-2-0.5H−Ｓt-1-0.5Hを生
成する。すなわち、図４に示すように、補間したい画素
（内挿点）×に対して、１フィールド前の映像信号Ｓ
t-1-0.5Hと３フィールド前の映像信号Ｓt-2-1Hとの差分
を検出して、上記第３のフレーム間差信号ΔA3を生成す
る。このように、上記第３の減算回路３７は、内挿点に
対して１フィールド前の時点でのフレーム間差を検出す
る動き検出手段として機能している。
【００６９】そして、上記第３の減算回路３８により得
られる第３のフレーム間差信号ΔA3は、上記係数発生回
路３９に供給される。
られる第３のフレーム間差信号ΔA3は、上記係数発生回
路３９に供給される。
【００７０】また、上記係数発生回路３９は、上記第１
乃至第３の減算回路３６，３７，３８から供給される第
１乃至第３のフレーム間差信号ΔA1，ΔA2，ΔA3に応じ
た係数信号ａ0 ，ａ1 ，ａ2 を生成する。ここで、上記
第１及び第２のフレーム間差信号ΔA1，ΔA2は、上述の
ように補間したい画素（内挿点）×に対して上下ライン
に対称的に存在する対応画素の映像信号のフレーム間差
として、動き量を的確に示すものとなる。
乃至第３の減算回路３６，３７，３８から供給される第
１乃至第３のフレーム間差信号ΔA1，ΔA2，ΔA3に応じ
た係数信号ａ0 ，ａ1 ，ａ2 を生成する。ここで、上記
第１及び第２のフレーム間差信号ΔA1，ΔA2は、上述の
ように補間したい画素（内挿点）×に対して上下ライン
に対称的に存在する対応画素の映像信号のフレーム間差
として、動き量を的確に示すものとなる。
【００７１】そして、この係数発生回路３９により生成
された係数信号ａ0 ，ａ1 ，ａ2 は、上記合成回路４０
に供給される。
された係数信号ａ0 ，ａ1 ，ａ2 は、上記合成回路４０
に供給される。
【００７２】上記合成回路４０は、上記入力端子３０か
ら供給される現フィールドの入力映像信号Ｓt をＰと
し、上記第１の遅延回路３１から供給される１Ｈ遅れの
第１の遅延映像信号Ｓt-1Hすなわちフィールド内補間成
分をＱとし、上記第２の遅延回路３２から供給される１
フィールド遅れの映像信号Ｓt-1-0.5Hすなわちフィール
ド間補間成分をＲとして、これらを上記係数信号ａ0 ，
ａ1 ，ａ2 に応じて加重加算して Ｉ＝ａ0 Ｐ＋ａ1 Ｑ＋ａ2 Ｒ で示される補間映像信号Ｉを合成する。
ら供給される現フィールドの入力映像信号Ｓt をＰと
し、上記第１の遅延回路３１から供給される１Ｈ遅れの
第１の遅延映像信号Ｓt-1Hすなわちフィールド内補間成
分をＱとし、上記第２の遅延回路３２から供給される１
フィールド遅れの映像信号Ｓt-1-0.5Hすなわちフィール
ド間補間成分をＲとして、これらを上記係数信号ａ0 ，
ａ1 ，ａ2 に応じて加重加算して Ｉ＝ａ0 Ｐ＋ａ1 Ｑ＋ａ2 Ｒ で示される補間映像信号Ｉを合成する。
【００７３】すなわち、上記係数発生回路４０は、上記
第１乃至第３の減算回路３６，３７，３８から供給され
る第１乃至第３のフレーム間差信号ΔA1，ΔA2，ΔA3に
基づいて、上記合成回路４０におけるフィールド内補間
による補間映像信号とフィールド内補間による補間映像
信号との加重加算の加重比を与える係数ａ0 ，ａ1 ，ａ
2 を生成する係数生成手段として機能している。
第１乃至第３の減算回路３６，３７，３８から供給され
る第１乃至第３のフレーム間差信号ΔA1，ΔA2，ΔA3に
基づいて、上記合成回路４０におけるフィールド内補間
による補間映像信号とフィールド内補間による補間映像
信号との加重加算の加重比を与える係数ａ0 ，ａ1 ，ａ
2 を生成する係数生成手段として機能している。
【００７４】このような構成の映像信号処理装置におい
ても、上記合成回路１６により合成される補間映像信号
Ｉは、上述のように補間したい画素（内挿点）×に対し
て、上下ラインに対称的に存在する対応画素の映像信号
についての第１及び第２のフレーム間差信号ΔA1，ΔA2
及び第３のフレーム間差信号ΔA3により示される動き量
に応じた係数信号ａ0 ，ａ1 ，ａ2 、すなわち垂直方向
の対称性を確保した状態で動き検出を行って生成した係
数信号ａ0 ，ａ1 ，ａ2 を加重比として、フィールド内
補間による補間映像信号とフィールド内補間による補間
映像信号とを加重加算したものとなる。これにより、高
い精度で補間された高画質の補間映像信号Ｉを得ること
ができる。
ても、上記合成回路１６により合成される補間映像信号
Ｉは、上述のように補間したい画素（内挿点）×に対し
て、上下ラインに対称的に存在する対応画素の映像信号
についての第１及び第２のフレーム間差信号ΔA1，ΔA2
及び第３のフレーム間差信号ΔA3により示される動き量
に応じた係数信号ａ0 ，ａ1 ，ａ2 、すなわち垂直方向
の対称性を確保した状態で動き検出を行って生成した係
数信号ａ0 ，ａ1 ，ａ2 を加重比として、フィールド内
補間による補間映像信号とフィールド内補間による補間
映像信号とを加重加算したものとなる。これにより、高
い精度で補間された高画質の補間映像信号Ｉを得ること
ができる。
【００７５】
【発明の効果】以上の説明でも明らかなように、本発明
に係る映像信号処理装置では、各動き検出手段により内
挿点に対して垂直方向の対称性を確保した状態で動き検
出を行い、その検出出力に基づいて、フィールド内補間
による補間映像信号とフィールド内補間による補間映像
信号との加重加算の加重比を与える係数を係数生成手段
により生成するので、動き検出及び補間を高い精度で確
実に行い、高画質の映像信号を得ることができる。
に係る映像信号処理装置では、各動き検出手段により内
挿点に対して垂直方向の対称性を確保した状態で動き検
出を行い、その検出出力に基づいて、フィールド内補間
による補間映像信号とフィールド内補間による補間映像
信号との加重加算の加重比を与える係数を係数生成手段
により生成するので、動き検出及び補間を高い精度で確
実に行い、高画質の映像信号を得ることができる。
【図１】本発明に係る映像信号処理装置の構成を示すブ
ロック図である。
ロック図である。
【図２】図１に示した映像信号処理装置における動き検
出動作を示す図である。
出動作を示す図である。
【図３】本発明に係る映像信号処理装置の構成を示すブ
ロック図である。
ロック図である。
【図４】図３に示した映像信号処理装置における動き検
出動作を示す図である。
出動作を示す図である。
【図５】フィールド補間処理を示す図である。
【図６】フィールド内補間処理を示す図である。
【図７】動き適応補間処理を回路の原理的な構成を示す
ブロック図である。
ブロック図である。
【図８】従来の動き適応補間処理回路の構成を示すブロ
ック図である。
ック図である。
【図９】図８に示した動き適応補間処理回路の動き検出
動作を示す図である。
動作を示す図である。
【図１０】従来の動き適応補間処理回路の構成を示すブ
ロック図である。
ロック図である。
【図１１】図１０に示した動き適応補間処理回路の動き
検出動作を示す図である。
検出動作を示す図である。
１０，３０・・・入力端子 １１〜１６，３１〜３４・・・遅延回路 １７〜２０，３６〜３８・・・減算回路 ２１，２２・・・・・・・・・加算回路 ２３，２４・・・・・・・・・乗算器 ２５，３９・・・・・・・・・係数発生回路 ２６，４０・・・・・・・・・合成回路
Claims (2)
- 【請求項１】 フィールド内補間による補間映像信号と
フィールド内補間による補間映像信号とを加重加算する
ことにより、インタレース方式の入力映像信号から補間
映像信号を形成する映像信号処理装置において、 内挿点に対して上側のラインのフレーム間差を検出する
動き検出手段と、 上記内挿点に対して上側のラインのフィールド間差を検
出する動き検出手段と、 上記内挿点に対して下側のラインのフレーム間差を検出
する動き検出手段と、 上記内挿点に対して下側のラインのフィールド間差を検
出する動き検出手段と、 上記各動き検出手段による各検出出力に基づいて、上記
フィールド内補間による補間映像信号とフィールド内補
間による補間映像信号との加重加算の加重比を与える係
数を生成する係数生成手段とを備えることを特徴とする
映像信号処理装置。 - 【請求項２】 フィールド内補間による補間映像信号と
フィールド内補間による補間映像信号とを加重加算する
ことにより、インタレース方式の入力映像信号から補間
映像信号を形成する映像信号処理装置において、 内挿点に対して上側のラインのフレーム間差を検出する
動き検出手段と、 上記内挿点に対して下側のラインのフレーム間差を検出
する動き検出手段と、 上記内挿点に対して１フィールド前の時点でのフレーム
間差を検出する動き検出手段と、 上記各動き検出手段による各検出出力に基づいて、上記
フィールド内補間による補間映像信号とフィールド内補
間による補間映像信号との加重加算の加重比を与える係
数を生成する係数生成手段とを備えることを特徴とする
映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215224A JPH0662380A (ja) | 1992-08-12 | 1992-08-12 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215224A JPH0662380A (ja) | 1992-08-12 | 1992-08-12 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662380A true JPH0662380A (ja) | 1994-03-04 |
Family
ID=16668765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4215224A Pending JPH0662380A (ja) | 1992-08-12 | 1992-08-12 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0662380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI408385B (zh) * | 2009-07-23 | 2013-09-11 | Renesas Electronics Corp | 半導體裝置之測試設備及測試方法 |
-
1992
- 1992-08-12 JP JP4215224A patent/JPH0662380A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI408385B (zh) * | 2009-07-23 | 2013-09-11 | Renesas Electronics Corp | 半導體裝置之測試設備及測試方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642170A (en) | Method and apparatus for motion compensated interpolation of intermediate fields or frames | |
| EP0549681B2 (en) | Video image processing | |
| JPH07131761A (ja) | テレビジョン信号処理回路 | |
| KR20070043703A (ko) | 비월 비디오 이미지에서의 움직임 추정 | |
| JP2005051460A (ja) | ビデオ信号処理装置及びビデオ信号の処理方法 | |
| JPH0662380A (ja) | 映像信号処理装置 | |
| JP2762791B2 (ja) | 走査線補間装置 | |
| JPH09224223A (ja) | 映像信号処理回路 | |
| JP2004297476A (ja) | 順次走査変換装置及び順次走査変換方法 | |
| JPS61125295A (ja) | テレビジヨン方式変換方式 | |
| EP0648046B1 (en) | Method and apparatus for motion compensated interpolation of intermediate fields or frames | |
| JPH11261973A (ja) | 走査線補間方法 | |
| JPH08251547A (ja) | 動きベクトル検出方法および動きベクトル検出装置 | |
| JP3801497B2 (ja) | 画質評価装置 | |
| JPS60106288A (ja) | 動き検出回路 | |
| JPH0888867A (ja) | 補間装置 | |
| JP2006173657A (ja) | 映像信号処理回路 | |
| JPS6330079A (ja) | 画像信号変換装置 | |
| JPH06315140A (ja) | 映像信号の方式変換装置 | |
| KR920007917B1 (ko) | 순차 주사신호 재생회로 | |
| KR970007808B1 (ko) | 화상신호 적응형 라인 보간장치 | |
| JP2523676B2 (ja) | ノイズ低減装置 | |
| JP2001024987A (ja) | 順次走査変換回路 | |
| JPH0455030B2 (ja) | ||
| JP3031446B2 (ja) | 動き検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020813 |