JPS61176815A - 測長器または測角器の補間方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は長さを測定するリニアスケールまたは角度を測
定するエンコーダの移動量検出方法に係り、特に応答速
度を低下することなく分解能を向上させる補間方法に関
するものである。

〔発明の背景〕

リニアスケールまたはエンコーダの移動量検出方法にお
いて、応答速度を低下させることなく分解能を向上させ
ることが要望される０分解能の向上策として、特開昭５
４−１９７７３号が開示されている。

この先行技術は、リニアスケールまたはエンコーダの検
出素子からの周期的なアナログ信号をアナログ・デジタ
ル変換器によってデジタル変換し。

この変換信号をデジタル計算器に入力して周期的な信号
の内挿値を算出して分解能を上げている。

しかるに、上記方法では、デジタル計算器が必要となり
、また計算に逆正接関数を用いるため計算処理が面倒に
なる等の問題点を有する。

〔発明の目的〕

本発明は上記に鑑みて発明されたもので、デジタル計算
器を使わずに、簡単な回路または検出素子の配置によっ
て、エンコーダまたはリニアスケールの応答速度を低下
させることなく分解能を向上する補間方法を提供するこ
とを目的とする。

〔発明の概要〕

エンコーダまたはリニアスケールの検出部からは９０度
位相のずれた二相の正弦波または三角波が出力されてい
る。従来の一般の検出回路では、上記二相の信号から、
信号の一周期当り四つの計数パルスを発生し、その計数
パルスを数えて角度または長さを求めている。ここで正
弦波の信号は一’４５’〜４５＠、１３５”〜２２５ｓ
に比較的直線性の高い部分がある。

本発明は所期の目的を達成するため、この直線性の高い
部分が、前記計数パルス間にくるように位相をずらし、
計数パルス間の補間が信号のレベルから簡単に得られる
特徴を有する。三角波の場合も同様に補間が出来る。

〔発明の実施例〕

第１図は本発明の一実施例を示すブロック回路図、第２
図は第１図の回路の各入出力信号を示す。

総括的に１０で示す粗検出回路は、波形成形回路１１と
パルス発生器１２とアップダウンカウンタ１３とから構
成されている。波形成形回路１１はエンコーダやリニア
スケールなどの検出素子からの９０″位相のずれた二相
の正弦波Ａ、Ｂを入力すると。

９０°位相のずれた二相の矩形波Ａ’、Ｂ’を出力する
。パルス発生器１２は波形成形回路１１の出力信号Ａ’
、Ｂ’から運動の方向を識別し、移動量に対応した計数
パルスｒＵＰＪ又はｒＤＯＷＮＪを出力する。アップダ
ウンカウンタ１３はパルス発生器１２の出力信号ｒＵＰ
Ｊ又はｒＤＯＷＮＪによって加算又は減算を行ない移動
量に対応するパルス数を数えデジタル量Ｆとして出力す
る。

総括的に２０で示す位相ずれ回路は、４個の演算器２１
−１．２１−２．２１−３．２１−４で構成されている
。演算器２１−１は検出素子からの信号Ａ、Ｂを加算す
る回路で、入力信号Ａに対して４５６位相が遅れた信号
Ｃ１を出力する。演算器２１−２は信号Ｂから信号Ａを
減算する回路で入力信号Ｂに対して４５°位相が遅れた
信号Ｃ２を出力する。演算器２１−３は信号Ａ。

Ｂの符号を変えて両者が加算する回路で、入力信号Ａに
対して２２５°位相が遅れた信号Ｃ３を出力する。演算
器２１−４は信号Ａから信号Ｂを減算する回路で、入力
信号Ｂに対して２２５°位相が遅れた信号Ｃ４を出力す
る。

総括的に３０で示す選択回路は、インバータ回路３１−
１．３１−２．３１−３．３１−４とアンド回路３１−
１．３１−２゜３１−３．３１−４とスイッチ３３−１
．３３−２．３３−３．３３−４とから構成されている
。インバータ回路３１−１．３１−２゜３１−３．３１
−４とアンド回路３２−１．３２−２．３２−３．３２
−４は矩形波のＡ′又はＢ′の一周期を４等分したとき
、現在位置が４等分の中のどの領域にあるかを検知し、
その領域内でＣ１，Ｃ２，Ｃ３，Ｃ４の中のどの信号が
直線性が高い部分をもつ信号線かを選択し、４つのスイ
ッチ３３−１．３３−２．３３−３．３３−４のどれか
１つにスイッチを閉じるための信号を送る。

信号を受けたスイッチは接点を閉じて、直線性の高い部
分の信号だけを選択回路３０の出力信号りとして出力す
る。

アナログデジタル変換回路４０は直線性の高い信号りを
アナログ量からデジタル量に変換する回路で、Ａ−Ｄ変
換器によって行なわれる。アナログデジタル変換回路４
０の出力信号Ｅはパルス発生器１２の出力信号ｒＵＰＪ
又はｒＤＯＷＮＪのパルス間を補間するものである。

５０は表示器又は制御装置で、アナログデジタル変換回
路４０の出力信号Ｅと粗検出回路１０の中のアップダウ
ンカウンタ１３の出力信号Ｆとを入力し。

位置の表示又はフィードバック信号として処理する。

上記の構成で検出物の速度が高く、入力信号Ａ。

Ｂの周波数が高いとき、粗検出回路１０は応答できるが
、アナログデジタル変換回路４０は変換するのに時間を
要するために出力信号Ｅは遅れる。しかし、上記遅れに
よる誤差は信号Ａ、Ｈの一周期に対応する長さの１／４
以内であり特に問題はない。

検出物の速度が低いときや停止付近ではアナログデジタ
ル変換回路４０への入力信号の周波数が低いので遅九は
ほとんどなくなり、検出の分解能は粗検出回路１０だけ
のときに比べ大幅に向上できる。

本発明の他の実施例を第３図に示す。

第３図は総括的に４０で示すアナログデジタル変換回路
を、総括的に３０で示す選択回路の前に配置したもので
、総括的に２０で示す位相ずれ回路からの信号ＣＩ、Ｃ
２，Ｃ３，Ｃ４を４個のＡ−Ｄ変換器４１−４．４１−
２．４１−３．４１−４でデジタル量に変換するもので
ある。デジタル量に変換された信号Ｃ１０゜Ｃ２０，Ｃ
３０，Ｃ４０は選択回路３０で一つだけ選択され１表示
巻又は制御装置５０に送られる。

この実施例の回路によればスイッチ３３−１．３３−２
゜３３−３．３３−４の前でデジタル量に変換するので
、スイッチの開閉時のノイズに対して強い回路になる。

本発明の更に他の実施例を第４図に示す。

総括的に４０で示すアナログデジタル変換回路を、総括
的に２０で示す位相ずれ回路の前に配置したもので、入
力信号Ａ、Ｂを２個のＡ−Ｄ変換器４１−１０、４１−
２０でデジタル量に変換するものである。

デジタル量に変換された信号ＡＩＯ，ＢＩＯは位相ずれ
回路２０に入力される０位相ずれ回路２０には４個のデ
ジタル演算器２１−１０．２１−２０．２１−３０．２
１−４０があり、それぞれ（Ａ１０＋８１０）、（−Ａ
１Ｇ＋ＢＩＯ）、（−Ａｌｏ　−Ｂ　ｔｏ）、（Ａｔｏ
−Ｂ　ｔｏ）の計算を行う６位相ずれ回路２０の出力信
号ｃｔｏ、　Ｃ２０，ｃａｏ、　Ｃ４０は総括的に３０
で示す選択回路で一つでけ選択され。

表示器又は制御装置５０に入力される。

この実施例の回路によれば演算をデジタルで行なうので
ドリフトの影響を受けず安定した検出ができる。

本発明のさらに他の実施例を第５＠に示す。

第５図は光学式エンコーダ又はリニアスケールの検出部
を示したもので、第２図で示した位相ずれ信号Ｃ１，Ｃ
２，Ｃ３，Ｃ４を回路で得るのではなく、検出素子の配
置によって得るものである。

第５図のスケール１００には光を通す部分１０１と光を
通さない部分１０２があり、それぞれピッチＰで配設さ
れている。また、インデックススケール２００にも光を
通す部分２０１は４ケ所あり、５／８Ｐのピッチで配設
されている。４個の受光素子３０１゜３０２．３０３，
３０４は図に示すようにインデックススケール２００の
光を通す部分２０１の位置に配置されている。受光素子
３０２，３０４の出力信号はそれぞれ分岐され、分岐さ
れた一方の信号はインバータ回路４０１．４０２に入力
される。

第５図で、光を発生する光源（図示せず）とインデック
ススケール２００と４個の受光素子３０１，３０２゜３
０３．３０４は一体となっている。スケール１００は前
者に対して相対的な動きができるようになっている。

今、スケール１００が図の矢印方向に移動する場合、受
光素子３０１の出力信号をＡ、３０２の出力信号をＣ３
，３０３の出力信号をＢ、３０４の出力信号をＣ４゜イ
ンバータ回路４０１の出力信号をＣ１，４０２の出力信
号を０２とすれば、第１．２，３．４図に示した位相ず
れ回路２０がなくても位相ずれ信号Ｃｔ。

Ｃ２，Ｃ３，Ｃ４が得られる。

本発明は上述した光学式の測定システムだけに限らず誘
導的、磁気的、容量的な測定システムにも適用可能であ
る。

〔発明の効果〕

以上説明したようにこの発明によれば、位相ずれ回路又
は検出素子の配置によって、粗検出回路の計数パルスの
間に入力信号の直線性の高い部分をもってくることがで
きるので、計数パルス間の補間がデジタル計算器や面倒
な計算処理を行なわずに容易に補間を行なうことが出来
、検出分解能が向上する。また、応答速度は粗検出回路
の最大応答速度まで追従できるので、応答速度が低下す
ることもない。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック回路図、第２
図は第１図の各部の波形図、第３図は本発明の他の実施
例の補間部分を示すブロック回路図、第４図は更に他の
実施例の補間部分を示すブロック回路図、第５図は更に
他の実施例を示す検出機構部の断面図である。 １０・・・粗検出回路、１１・・・波形成形回路、１２
・・・パルス発生器、　１３・・・アップダウンカウン
タ、２０・・・位相ずれ回路、２１−１．２１−２．２
１−３．２１−４・・・演算器、３０・・・選択回路、
３１−１．３１−２．３１−３．３１−４・・・インバ
ータ回路、３２−１．３２−２．３２−３．３２−４・
・・アンド回路、３３−１．３３−２．３３−３．３３
−４・・・スイッチ、４０・・・アナログデジタル変換
回路、５０・・・表示器又は制御装置、２１−１０．２
１−２０、２１−３０．２１−４０・・・デジタル換算
器、　４１−１．４１−２．４１−３．４１−４．４１
−１０．４１−２０・・・Ａ−Ｄ変換器、１００・・・
スケール、　１０１，２０１・・・光を通す部分、１０
２，１０３・・・光を通さない部分、２００・・・イン
デックススケール、３０１゜３０２．３０３，３０４・
・・受光素子、４０１，４０２・・・インバータ回路、
Ａ、Ｂ・・・入力信号、ＣＩ、　Ｃ２，Ｃ３，Ｃ４・・
・位相ずれ信号。 代理人　　弁理士　　　　秋　本　　正　実・第１図 Ｏ 第２図 第　３　図 ７ｓ　４　図

Claims (1)

1. 【特許請求の範囲】 １、多数の格子縞を開口するエンコーダまたはリニアス
   ケールのスケール移動距離または移動角度に応じた所定
   の格子縞を検出素子にて検出し、位相の異なった複数の
   周期的な信号を出力し、検出素子から出力された上記信
   号によりパルス発生器にて計数パルスを発生し、カウン
   タにて計数パルスを数え、移動長さまたは移動角度を測
   定する測長または測角方法において、隣接する２つの計
   数パルス間に検出素子から出力された複数の周期的な信
   号のうち少なくとも１つの信号の直線性の高い部分がく
   るようにし、上記２つの計数パルス間を比例的に補間す
   ることを特徴とする測長器または測角器の補間方法。 ２、隣接する２つのパルス間に、周期的な信号の直線性
   の高い部分がくるように周期的な信号の位相を位相ずれ
   回路によってずらした特許請求の範囲第１項記載の測長
   器または測角器の補間方法。 ３、隣接する２つのパルス間に、周期的な信号の直線性
   の高い部分がくるように検出素子を配置した特許請求の
   範囲第１項記載の測長器または測角器の補間方法。 ４、周期的信号の少なくとも一つの信号をアナログ・デ
   ジタル変換器にてデジタル変換する特許請求の範囲第１
   項乃至第３項のいずれか一つに記載の測長器または測角
   器の補間方法。