JPS6197519A - 変位検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、変位検出装置に係り、特に、直線型変位測定
真に用いるのに好適な、対応検知体間の相対移動に伴っ
て出力される、互いに位相がずれた２相の略正弦波状ア
ナログ周期信号をレベル分　　割し、方向弁別の上、計
数して対応検知体間の相対移動変位量を検出するように
した変位検出装置の改良に関する。

【従来の技術】

一般に、物体の長さ等を測定する測長機、例えばノギス
やマイクロメータにおいて、その本体に対する測定子の
移１１Ｊｆｆｉ、コラムに対するスライダの移動量等の
ように、相対移動する物の移動量を測定する場合、例え
ば、光源、光学格子を有するメインスケール、所定のピ
ッチずれをもった複数の光学格子を有するインデックス
スケール及び受光素子からなるエンコーダを測長機本体
に組込み、前記メインスケールとインデックススケール
とを相対移動せしめて、その光量変化に応じて、相互に
位相がずれた２相（φ１、φ２）の略正弦波状アナログ
周期信号を発生させ、該アナログ周期信号をパルス化し
て、そのパルス数を計数することにより、メインスケー
ルとインデックススケール間の相対移動変位量を求める
ようにした、いわゆる光学式変位検出装置が知られてい
る。この光学式変位検出装置は、高精度の検出が可能で
あり、且つ、デジタル表示により読取りが可能であるこ
とから、広く採用されている。 このような変位検出装置において、例えばその最小分解
能を１μｍとした場合、光学格子の明部を１０μｍ、暗
部を１０μｍとすると、１サイクルは２０μｍとなる。 ここで、例えば抵抗により分圧ラダーを組んで、半波で
５分割すると、全波では１０分割となり、第６図に示す
如く、両相で１０Ｘ２＝２０分割となるから、１パルス
当り１μｍとなる。従って、１サイクル当り２０パルス
を計数する必要がある。 ここで、互に位相がずれた２相のアナログ周期信号を利
用しているのは、検知体の移動方向を弁別すると共に、
分割数を２倍にするためである。

【発明が解決しようとする問題点】

しかしながら、１サイクルの所要時間、即ち、測定子の
移動速度は作業者の任意であるので、経済性等を考慮し
た従来のカウンタでは、移動速度が高くなると追従しき
れず、カウントミスを生じて、変位量の検出誤差が発生
ずることがあった。 即ち、単位時間内のパルス発生の数との関係で測定が制
限されていた。

【発明の目的】

本発明は、前記従来の問題点を解消するべくなされたも
ので、同一特性の下、計数すべきパルスの数を減らすこ
とにより、その追従速度が高められた変位検出装置を提
供することを目的とする。

【問題点を解決するための手段】

本発明は、対応検知体間の相対移動に伴って出力される
、互いに位相がずれた２相の賂正弦波状アナログ周期信
号をレベル分割し、方向弁別の上、計数して対応検知体
間の相対移動変位量を検出するようにした変位検出装置
において、第１図にその要旨構成を示す如く、いずれか
一方の相のアナログ周期信号と基準レベルの交点でパル
ス信号を発生するパルス発生手段と、該パルス発生手段
出力のパルス信号を計数するカウンタと、いずれか一方
の相のアナログ周期信号をデジタル信号に変換するため
のアナログ−デジタル変換手段と、該アナログ−デジタ
ル変換手段の出力レベルと区分デジタルレベルを比較し
、且つ、少なくとも一方の相のアナログ周期信号を利用
して該デジタル信号の変換位置を識別し、測定開始点及
び測定終了点の前記交点からの変位量を求めるための分
割データ手段と、該分割データ手段で求められた、測定
開始点直後及び測定終了点直前の前記交点からの変位量
と前記カウンタで計数されたパルス信号数に対応する交
点間の変位量を加算する加算手段とを備え、該加算手段
の出力により前記対′応検知体間の相対移動変位量を検
出するようにして、前記目的を達成したものである。 又、本発明の実ＩＭ態様は、前記アナログ−デジタル変
換手段を、所定サンプリング時間毎に、前記一方の相の
アナログ周期信号を保持し、これをデジタル信号に変換
するものとして、測定開始点や測定終了点において検知
体が移動している場合であっても、確実な変位検出が行
えるようにしたものである。 又、本発明の他の実施態様は、前記パルス発生手段で交
点を求める相と前記アナログ−デジタル変換手段でデジ
タル信号に変換する相を同じ相とすると共に、前記分割
データ手段を絶対デジタルレベル基準方式とし、前記デ
ジタル信号の変換位置を、両方の相のアナログ周期信号
を利用して識別するようにして、測定開始点及び測定終
了点の交点からの変位量を正確に求めることができるよ
うにしたものである。 又、本発明の他の実施態様は、前記パルス発生手段で交
点を求める相と前記アナログ−デジタル変換手段でデジ
タル信号に変換する相を異なる相とすると共に、前記分
割データ手段を絶対デジタルレベル基準方式とし、前記
デジタル信号の変換位置を、前記デジタル信号に変換す
る相のアナログ周期信号を利用して識別するようにして
、同じく測定開始点及び測定終了点の交点からの変位量
を正確に求めることができるようにしたものである。 又、本発明の他の実ｍ　！！ｆ、様は、前記分割データ
手段を符号付きデジタルレベル基準方式とし、前記デジ
タル信号の変換位置を、該デジタル信号に変換する相と
異なる相のアナログ周期信号と前記デジタル信号の符号
を利用して識別するようにして、同じく測定開始点及び
測定終了点の交点からの変位量を正確に求めることがで
きるようにしたものである。 又、本発明の他の実ＩＭ態様は、前記加算手段を、前記
分割データ手段で求められた、測定終了点直前の前記交
点からの変位量を加算していく下位加算手段を含むもの
とし、該下位加算手段の内容が、前記パルス発生手段か
らパルス信号が発生する度にリセットされるようにして
、任息の時に測定が終了しても、正確な変位量が検出で
きるようにしたものである。・

【作用】

以下第２図を参照して、本発明の詳細な説明する。 第２図において、測定゛開始点Ｐ１直後の第１相アナロ
グ周期信号φ１と基準レベルとの交点（以下ゼロクロス
点と称する）Ｐｚ〜測定終了点Ｐ４直前のゼロクロス点
Ｐ３間の変位量は、前出第４図に示した従来例と一致さ
せると５μｍであり、これが例えばＮｆｉｌあれば５Ｘ
Ｎμｍとなる。従って、ゼロクロス点Ｐ２〜Ｐ３間の変
位量に、測定開始点Ｐ１から最初のゼロクロス点Ｐ２ま
での変位量と最後のゼロクロス点Ｐ３から測定終了点Ｐ
４までの変位量を加絆してやれば、相対移動変位量が求
まることになる。具体的には、まず、測定開始点Ｐ１に
おいて、例えばその時の第１相アナログ周期信号φ１を
アナログ−デジタル変換し、予め波高値との関係で定ま
る分割単位のいずれの絶対レベルに該当するかにより、
測定開始点Ｐ１〜最初の・ゼロクロス点Ｐ２開の変位量
を記憶する。 この際、第１相アナログ周期信号φ１は極性が反転づる
ので、絶対レベル判断だけでは、第１相アナログ周期信
号φ１が減少中の測定開始点Ｐ１であるのか、又は増加
中の点Ｐ１−であるのかを識別することができない。そ
こで、例えば第２相アナログ周期信号φ２を利用して、
その時の両方の相のアナログ周期信号φ１、φ２の状態
を表わす矩形波信号Ｓ１、Ｓ２により、第１相アナログ
周期信号φ１が増加中であるか減少中であるかを判断す
る。このようにして得られる測定開始点Ｐ１〜最初のゼ
ロクロス点Ｐ２間の変位量は、例えばカウンタの透下位
桁に出力される。 次に、最初のゼロクロス点Ｐ２〜最後のゼロクロス点Ｐ
３の間では、その間に入力されるパルス信号（以下ゼロ
クロスパルスと称する）Ｃ毎にカウントして、カウンタ
の上位桁に出力する。 ところで、測定終了点Ｐ４は何時生ずるか不明であるの
で、例えば、一定周期のサンプリングによって第１相ア
ナログ周期信号φ１をアナログ−デジタル変換して分割
位置をその都度求め、これを下位加算手段で加算してい
く。但し、次の第１相アナログ周期信号φ１のゼロクロ
スパルスが入力された時点で、計数値が重ならないよう
に、下位加算手段をリセットする。なお、測定開始点Ｐ
１〜最初のゼロクロス点Ｐ２の変位量と、その都度サン
プリングされる第１相アナログ周期信号φ１のアナログ
−デジタル変換値の和が前記５μｍを越えてしまうこと
もあるので、上位加算手段を設け、これを次の第１相ア
ナログ周期信号φ１のゼロクロスパルスでクリヤするこ
とができる。 以上の手順を繰返して、測定終了点Ｐ４に到達すると、
下位加算手段には、測定開始点Ｐ１〜最初のゼロクロス
点Ｐｚ間の変位量と、測定終了点Ｐ４における分割位置
変位量との和が入っている。 一方、上位加算手段には、Ｎ−１（初期を除く）個のゼ
ロクロスパルス数×５μ■が入っている。 なお、下位加算手段の測定開始点Ｐ１〜Ｒ初のゼロクロ
ス点Ｐ４間の変位量と最後のゼロクロス点Ｐ３〜測定終
了点Ｐ４間の変位量の和が５μｍを越えた場合には、上
位加算手段にＮＸ５μｍが入り、下位加算手段に、測定
開始点Ｐ１〜最初のゼロクロス点Ｐ２間の変位量と最後
のゼロクロス点Ｐ３〜測定終了点Ｐ４までの変位量の和
から５μｍを引いたものが入っていることもある。 このようにして得られる下位加算手段の加算値を最小桁
に、上位加算手段の加算値をその上位桁に表示すること
によって、相対移動変位量を得ることができる。 なお、この状態で次のサンプリングサイクルがきても、
測定が終った時においてはスケールが止っているので、
それ以上ゼロクロスパルスが入ることがなく、測定終了
点Ｐ４のデータも変らないので、両加粋手段ともデータ
、表示内容は変ることがない。 このようにして、測定子移動中に常に最小単位を計数す
るのではなく、静止又は極低速時たる両端においてのみ
最小単位を得、高速時たる途中は組単位を得て合算する
ことにより、追従速度を大幅に高めることができる。 なお、上記の説明においては、便宜上測定開始点Ｐ１、
測定終了点Ｐ４では、いずれもスケールが止っていると
して説明しているが、本発明の適用範囲はこれに限定さ
れない。即ち、測定開始点Ｐ１、測定終了点Ｐ４のいず
れも移動中にあり、例えばタッチ信号プローブ等の出力
によって測定開始点Ｐ１と洞窟終了点Ｐ４を特定づる場
合でも、本発明は同様に適用可能である。前記アナログ
−デジタル変換をサンプリング方式としているのは、こ
のような場合を考慮したものである。結局、総合精度を
高くする場合はど、サンプリング周期が短くなり、又、
分割データはより細分化される。 更に、上記の説明においては、交点を求める相及びデジ
タル信号に変換する相をいずれも第１相とすると共に、
絶対デジタルレベルでデータ分割し、更に、両方の相を
利用してデジタル信号の変換位置を識別する場合につい
て説明していたが、交点とデジタル信号を求める方法及
びデジタル信号の変換位置を識別する方法はこれに限定
されず、交点とデジタル信号をいずれも第２相から求め
、同じく両方の相を利用してデジタル信号の変換位置を
識別したり、交点とデジタル信号を異なる相から求め、
デジタル信号に変換する相を利用してデジタル信号の変
換位置を識別することも可能である。又、符号付きデジ
タルレベルでデータ分割し、デジタル信号に変換する相
と異なる相のアナログ周期信号と前記デジタル信号の符
号を利用してデジタル信号の変換位置を識別することも
可能である。 【実施例１ 以下図面を参照して、本発明の実施例を詳細に説明する
。 本発明の第１実施例は、第３図に示す如く、スピンドル
等の測定子に連結された、その変位を検出するための、
光源、メインスケール、インデックススケール及び受光
素子からなるエンコーダ（図示省略）から出力される、
互に位相がずれた２組の略正弦波状アナログ周期信号φ
１、φ２を基準レベルによって波形整形する波形整形回
路１０と、該波形整形回路１ｏ出力の矩形波信号Ｓ１、
Ｓ２の状態により測定子の移動方向を弁別するための方
向弁別回路１２と、第１相矩形波信号Ｓ１の立上りのエ
ツジパルス、即ち、ゼロクロスパルス信号Ｃを発生する
エツジパルス発生回路１４と、前記方向弁別回路１２の
出力に応じて、測定子が正方向に移動していると判断さ
れる時にはゼロクロスパルス信号Ｃをカウントアツプし
、逆に測定子が負方向に移動していると判断される時に
はゼロクロスパルス信号Ｃをカウントダウンするアップ
ダウンカウンタ１６と、測定機のパワーオンやリセット
によってサンプリング信号の発生を開始するタイミング
発生器１８と、該タイミング発生器１８出力のサンプリ
ング信号によって第１相アナログ周期信号φ１を保持す
るサンプルホールド回路２０と、該サンプルホールド回
路２０出力のアナログ信号をデジタル信号に変換するア
ナログ−デジタル（以下Ａ／Ｄと称する）変換器２２と
、該Ａ／Ｄ変換器２２出力の絶対レベルと区分デジタル
レベルを比較し、且つ、排他的論理和回路２３を介して
入力される第１相及び第２相矩形波信号Ｓ１、Ｓ２を利
用して、測定開始点Ｐ１及び測定終了点Ｐ４のゼロクロ
ス点Ｐ２又はＰ３からの変位量を求めるための分割デー
タ回路２４と、該分割データ回路２４出力の測定開始点
Ｐ１から最初のゼロクロス点Ｐ２までの変位量を記憶す
る最下位分割レジスタ２６と、前記分割データ回路２４
出力により、直前のゼロクロス点から現時点までの変位
量を記憶しておくための、前記エツジパルス発生回路１
４出力のゼロクロスパルス信号Ｃによってクリヤされる
最下位分割レジスタ２８と、前記レジスタ２６出力と２
８出力を加算して、表示制御回路３４に最下位桁信号と
して出力する下位加算器３０と、該下位加算器３０出力
の繰上り信号及び前記カウンタ１６出力を加算して、ゼ
ロクロス点間の変位量を前記表示制御回路３４に上位桁
信号として出力する上位加算器３２と、表示器３６とか
ら構成されている。 以下、第１実施例の作用を説明する。 まず、測定機の電源がオンとされるか、又は、リセット
されると、その直後に、初期の第１相アナログ周期信号
φ１のＡ／Ｄ変換データが分割データに変換され、最初
のゼロクロスパルス信号で、最下位分割レジスタ２６に
記憶される。次いで、タイミング発生器１８から周期的
に発生されるサンプリング信号によって、第１相アナロ
グ周期信号φ１のＡ　／　Ｄ変換データから変換された
分割データが、下位加算器３０に加算され、表示制御回
路３４によって、表示器３６の最小桁として表示される
。なお、２発目以降のゼロクロスパルス信号が入力され
ると、ゼロクロスパルス信号による上位桁の表示と重な
らないように、最下位分割レジスタ２８の内容がクリア
される。 ゼロクロス点を通過した後は、最下位分割レジスタ２８
の内容である、現時点における最後のゼロクロス点から
の移動距離が、前記最下位分割レジスタ２６の内容であ
る、測定開始点Ｐ１〜最初のゼロクロス点Ｐ２間の移動
距離と加算されて、表示制御回路３４により、表示器３
６の最小桁として表示される。 一方、ゼロクロス点間では、アップダウンカウンタ１６
によるゼロクロスパルス信号Ｃの計数が行われ、その計
数値が、表示制御回路３４によって、ゼロクロス点間の
移動距離に該当する、表示器３６の上位桁として表示さ
れる。 従って、表示器３６には、常に、現時点における測定開
始点Ｐ１からの移動距離が表示されることになる。 第１実施鍔における、測定開始点又は測定終了点の位置
Ｐ＋＋〜Ｐ１４と、変換したデジタル信号の相当寸法Ｄ
１〜Ｄ４及び矩形波信号Ｓ１、Ｓ２の関係を第４図に示
す。各位ｒｊＩＰ１１〜Ｐ＋４における、測定開始点又
は測定終了点で下位加算器３０に加える値及びデジタル
変換位置識別のための矩形波信号Ｓ１，８２の値は、下
記第１表に第　　１　　表 このようにして、２相のアナログ周期信号φ１、φ２の
うち、１相φ１（又はφ２）からゼロクロス点及びＡ／
Ｄ変換信号を得て、他相φ２（又はφ１）は変換位置識
別にのみ利用することによって、又は、１相φ１（又は
φ２）からゼロクロス点を、他相φ２く又はφ１）から
Ａ／Ｄ変換信号を得て、一方の相φ２（又はφ１）を変
換位置識別に利用することによつ、て、ゼロクロス点間
では１サイクル当り２パルスのみを数えればよくなる。 従って、従来に比べて、ゼロクロス点間では１０倍の速
度に対応できる。又、従来のような抵抗分割等では、分
割数に限りもあり、温度特性もよくないのに対して、こ
のようにＡ／Ｄ変換を行うようにした場合には、その分
割を非常に細分化することができ、総合精度を向上する
ことができる。 次に、本発明の第２実施例を詳細に説明する。 この第２実施例は、前記第１実施例と同様の波形整形回
路１０、方向弁別回路１２、エツジパルス発生回路１４
、アップダウンカウンタ１６、タイミング発生器１８、
サンプルホールド回路２０゜Ａ／Ｄ変換器２２、分割デ
ータ回路２４、最下位分割レジスタ２６．２８、下位加
算器３０、上位加算器３２及び表示器３６等を有する変
位検出装置において、第５図に示す如く、前記分割デー
タ回路２４を符号付きデジタルレベル基準方式とすると
共に、前記Ａ／Ｄ変換器２２によるデジタル信号の変換
位置を、デジタル信号に変換する第１相φ１と異なる第
２相φ２の矩形波信号Ｓ２と前記第１相φ１の符号を利
用して識別するようにしたものである。 この第２実施例における、前出第４図に示した各位置Ｐ
＋ｔ〜Ｐ＋＜での、測定開始点又は測定終了点で下位加
算器３０に加える値及びデジタル変換位置識別のための
矩形波信号Ｓ２の値と第１相φ、の符号は、前出第１表
の下欄に示した如くとなる。 他の構成及び作用については、前記第１実施例と同一で
あるので説明を省略する。 鮪記実施例においては、いずれも、Ａ／Ｄ変換をサンプ
リング方式により行うようにしているので、スケール速
度を検出してカウンタ系を切換える必要が無い。 なお、前記実施例においては、本発明が、光学式の変位
検出装置に適用されていたが、本発明の適用範囲はこれ
に限定されず、磁気式等地の方式の変位検出装置にも同
様に適用できることは明らかである。 【発明の効果１ 以上説明した通り、本発明によれば、スケール構造等を
従来と同一としても、１０倍以上の高速性を得ることが
できる。又、最小分解能はＡ／Ｄ変換器での区分数によ
って決まるため、その構成のみで如何ようにもすること
ができる。いいかえれば、スケールピッチは、最小分解
能に応じた微細ピッチとする必要がない。更に、区分数
それ自体が、波形サイクル及び／又はスケールピッチと
の関係で制限されることがない等の優れた効果を有する
。

【図面の簡単な説明】

するための縮図、第３図は、本発明が採用された変位検
出装置の第１実施例の回路構成を示すブロック線図、第
４図は、前記第１実施例の作用を説明するための線図、
第５図は、本発明が採用された変位検出装置の第２実施
例の要部の回路構成を示すブロック線図、第６図は、従
来の変位検出装置における波形処理方法を示す線図であ
る。 φ１・・・第１相アナログ周期信号、 φ２・・・第２相アナログ周期信号、 Ｐｌ・・・測定開始点、 Ｐ２、Ｐ３・・・ゼロクロス点、 Ｐ４・・・測定終了点、 １４・・・エツジパルス発生回路、 Ｃ・・・ゼロクロスパルス信号、 １６・・・カウンタ、 ２０・・・サンプルホールド回路、 ２２・・・アナログ−デジタル（Ａ／Ｄ）変換器、２４
・・・分割データ回路、 ３０・・・下位加算器、 ３２・・・上位加算器、 ３４・・・表示制御回路、 ３６・・・表示器。

Claims (6)

【特許請求の範囲】
1. （１）対応検知体間の相対移動に伴つて出力される、互
   いに位相がずれた２相の略正弦波状アナログ周期信号を
   レベル分割し、方向弁別の上、計数して対応検知体間の
   相対移動変位量を検出するようにした変位検出装置にお
   いて、 いずれか一方の相のアナログ周期信号と基準レベルの交
   点でパルス信号を発生するパルス発生手段と、 該パルス発生手段出力のパルス信号を計数するカウンタ
   と、 いずれか一方の相のアナログ周期信号をデジタル信号に
   変換するためのアナログ−デジタル変換手段と、 該アナログ−デジタル変換手段の出力レベルと区分デジ
   タルレベルを比較し、且つ、少なくとも一方の相のアナ
   ログ周期信号を利用して該デジタル信号の変換位置を識
   別し、測定開始点及び測定終了点の前記交点からの変位
   量を求めるための分割データ手段と、 該分割データ手段で求められた、測定開始点直後及び測
   定終了点直前の前記交点からの変位量と前記カウンタで
   計数されたパルス信号数に対応する交点間の変位量を加
   算する加算手段とを備え、該加算手段の出力により前記
   対応検知体間の相対移動変位量を検出するようにしたこ
   とを特徴とする変位検出装置。
2. （２）前記アナログ−デジタル変換手段が、所定サンプ
   リング時間毎に、前記一方の相のアナログ周期信号を保
   持し、これをデジタル信号に変換するものとされている
   特許請求の範囲第１項記載の変位検出装置。
3. （３）前記パルス発生手段で交点を求める相と前記アナ
   ログ−デジタル変換手段でデジタル信号に変換する相が
   同じ相とされると共に、前記分割データ手段が絶対デジ
   タルレベル基準方式とされ、前記デジタル信号の変換位
   置を、両方の相のアナログ周期信号を利用して識別する
   ようにされている特許請求の範囲第１項記載の変位検出
   装置。
4. （４）前記パルス発生手段で交点を求める相と前記アナ
   ログ−デジタル変換手段でデジタル信号に変換する相が
   異なる相とされると共に、前記分割データ手段が絶対デ
   ジタルレベル基準方式とされ、前記デジタル信号の変換
   位置を、前記デジタル信号に変換する相のアナログ周期
   信号を利用して識別するようにされている特許請求の範
   囲第１項記載の変位検出装置。
5. （５）前記分割データ手段が符号付きデジタルレベル基
   準方式とされ、前記デジタル信号の変換位置を、該デジ
   タル信号に変換する相と異なる相のアナログ周期信号と
   前記デジタル信号の符号を利用して識別するようにされ
   ている特許請求の範囲第１項記載の変位検出装置。
6. （６）前記加算手段が、前記分割データ手段で求められ
   た、測定終了点直前の前記交点からの変位量を加算して
   いく下位加算手段を含み、該下位加算手段の内容が、前
   記パルス発生手段からパルス信号が発生する度にリセッ
   トされている特許請求の範囲第１項記載の変位検出装置
   。