JPS6197520A - 変位検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、変位検出装置に係り、特に、直線型変位測定
機に用いるのに好適な、対応検知体間の相対移動に伴っ
て出力される、互いに位相がずれた２相の略正弦波状ア
ナログ周期信号をレベル分割し、方向弁別の上、計数し
て対応検知体間の相対移動変位量を検出するようにした
変位検出装置の改良に関する。

【従来の技術】

一般に、物体の長さ等を測定する測艮機、例えばノギス
やマイクロメータにおいて、その本体に対する測定子の
移動量、コラムに対するスライダの移動日等のように、
相対移動する物の移動量を測定する場合、例えば、光源
、光学格子を有するメインスケール、所定のピッチずれ
をもった複数の光学格子を有するインデックススケール
及び受光素子からなるエンコーダを測長機本体に組込み
、前記メインスケールとインデックススケールとを相対
移動ゼしめて、その光量変化に応じて、相互に位相がず
れた２相（φ１、φ２）の略正弦波状アナログ周期信号
を発生させ、該アナログ周期信号をパルス化して、その
パルス数を計数することにより、メインスケールとイン
デックススケール間の相対移動変位量を求めるようにし
た、いわゆる光学式変位検出装置が知られている。この
光学式変位検出装置は、高精度の検出が可能であり、且
つ、デジタル表示により読取りが可能であることから、
広く採用されている。 このような変位検出装置において、例えばその最小分解
能を１μｍとした場合、光学格子の明部を１０μｍ１暗
部を１０μ儂とすると、１サイクルは２０μｍとなる。 ここで、例えば抵抗により・分圧ラダーを組んで、半波
で５分割すると、全波では１０分割となり、第７図に示
す如く、両相で１０Ｘ２−２０分割となるから、１パル
ス当り１μＩとなる。従って、１サイクル当り２０パル
スを計数する必要がある。 ここで、互に位相がずれた２相のアナログ周期信号を利
用しているのは、検知体の移動方向を弁別すると共に、
分割数を２倍にするためである。

【発明が解決しようとする問題点】

しかしながら、１サイクルの所要時間、即ち、測定子の
移動速度は作業者の任意であるので、経済性等を考慮し
た従来のカウンタでは、移動速度が高くなると追従しき
れず、カウントミスを生じて、変位量の検出誤差が発生
することがあった。 即ち、単位時間内のパルス発生の数との関係で測定が制
限されていた。 又、アナログ周期信号を分割するに際しては、アナログ
周期信号の振幅が一定であることを前提としているが、
電源電圧の変化や光源（発光素子）の劣化等により振幅
が小さくなって、レベル分割が正確に行われなくなる場
合もあった。

【発明の目的】

本発明は、前記従来の問題点を解消するべくなされたも
ので、同一特性の下、計数すべきパルスの数を減らすこ
とにより、その追従速度が高められ、しかも、アナログ
周期信号の振幅変化に拘らず高精度の検出を行うことが
できる変位検出装置を提供することを目的とする。

【問題点を解決するための手段】

本発明は、対応検知体間の相対移動に伴って出力される
、互いに位相がずれた２相の略正弦波状アナログ周期信
号をレベル分割し、方向弁別の上、計数して対応検知体
間の相対移動変位量を検出するようにした変位検出装置
において、第１図にその要旨構成を示す如く、いずれか
一方の相のアナログ周期信号と基準レベルの交点でパル
ス信号を発生するパルス発生手段と、該パルス発生手段
出力のパルス信号を計数するカウンタと、いずれか一方
の相のアナログ周期信号をデジタル信号に変換するため
のアナログ−デジタル変換手段と、該アナログ−デジタ
ル変換手段の出力レベルと区分デジタルレベルを比較し
、且つ、少くとも一方の相のアナログ周期信号を利用し
て該デジタル信号の変換位置を識別し、測定開始点及び
測定終了点の前記交点からの変位量を求めるための分割
データ手段と、前記デジタル信号に変換する相のアナロ
グ周期信号のピーク値を保持するピーク保持手段と、前
記ピーク値の基準値からの偏差に応じて前記分割データ
手段で求められる変位量を補正する変位量補正手段と、
該変位量補正手段で補正された、測定開始点直後及び測
定終了点直前の前記交点からの変位量と前記カウンタで
計数されたパルス信号数に対応する交点間の変位量を加
算する加算手段とを備え、該加算手段の出力により前記
対応検知体間の相対移動変位量を検出するようにして、
前記目的を達成したものである。 又、本発明の実施態様は、前記変位量補正手段を、前記
ピーク値の基準値からの偏差に応じて、°　　前記分割
データ手段から出力された変位量を補正するものとして
、変位量の補正が容易に行えるようにしたものである。 又、本発明の他の実施態様は、前記変位量補正手段を、
前記ピーク値の基準値からの偏差に応じて、前記分割デ
ータ手段で用いられる区分デジタルレベルを再設定する
ものとして、変位量の補正が高精度で行われるようにし
たものである。

【作用】

以下第２図を参照して、本発明の詳細な説明する。 第２図において、測定開始点Ｐ１直後の第１相アナログ
周期信号φ１と基準レベルとの交点（以下ゼロクロス点
と称する）Ｐ２〜測定終了点Ｐ４直前のゼロクロス点Ｐ
ｓｒｔｉの変位」は、前出第４図に示した従来例と一致
させると５μ−であり、これが例えばＮ個あれば５ＸＮ
μ−となる。従って、ゼロクロス点Ｐ２〜Ｐ３間の変位
量に、測定開始点Ｐ１から最初のゼロクロス点Ｐ２まで
の変位量と最後のゼロクロス点Ｐ３から測定終了点Ｐ４
までの変位量を加算してやれば、相対移動変位量が求ま
ることになる。具体的には、まず、測定開始点Ｐ１にお
いて、例えばその時の第１相アナログ周期信号φ１をア
ナログ−デジタル変換し、予め波高値との関係で定まる
分割単位のいずれの絶対レベルに該当するかにより、測
定開始点Ｐ１〜最初のゼロクロス点Ｐ２間の変位量を記
憶する。 この際、第１相アナログ周期信号φ１は極性が反転する
ので、絶対レベル判断だけでは、第１相アナログ周期信
号φ１が減少中の測定開始点Ｐ１であるのか、又は増加
中の点Ｐ１−であるのかを識別することができない。そ
こで、例えば第２相アナログ周期信１号φ２を利用して
、その時の両方の相のアナログ周期信号φ１、φ２の状
態を表わす矩形波信号Ｓ１、Ｓ２により、第１相ア・ナ
ログ周期信号φ１が増加中であるか減少中であるかを判
断する。又、特にデジタル信号に変換する第１相アナロ
グ周期信号φ１の振幅が、電源電圧の変化や光源（発光
素子）の劣化等により小さくなると、区分デジタルレベ
ルとの相対関係が変化して、レベル分割が正確に行われ
なくなる。そこで、本発明では、デジタル信号に変換す
る第１相アナログ周期信号φ１のピーク値を保持し、該
ピーク値の基準値からの偏差に応じて、分割データを補
正するようにしている。このようにして得られる測定開
始点２１〜最初のゼロクロス点Ｐ２間の補正された変位
量は、例えばカウンタの最下位桁に出力される。 次に、最初のゼロクロス点Ｐ２〜Ｉ＆後のゼロクロス点
Ｐ３の間では、その間に入力されるパルス信号（以下ゼ
ロクロスパルスと称する）Ｃ毎にカウントして、カウン
タの上位桁に出力する。 ところで、測定終了点Ｐ４は何時中ずるか不明であるの
で、例えば、一定周期のサンプリングによって第１相ア
ナログ周期信号φ１をアナログ−デジタル変換して、第
１相アナログ周期信号φ１のピーク値の基準値からの偏
差に応じて対比補正された分割位置をその都度求め、こ
れを下位加算手段で加算していく。但し、次の第１相ア
ナログ周期信号φ１のゼロクロスパルスが入力された時
点で、計数値が重ならないように、下位加算手段をリセ
ットする。なお、測定開始点Ｐ１〜最初のゼロクロス点
Ｐ２の変位量と、その都度サンプリングされる第１相ア
ナログ周期信号φ１のアナログ−デジタル変換値の和が
前記５μｍを越えてしまうこともあるので、上位加算手
段を設け、これを次の第１相アナログ周期信号φ１のゼ
ロクロスパルスでクリヤすることができる。 以上の手順を繰返して、測定終了点Ｐ４に到達すると、
下位加算手段には、測定開始点Ｐ１〜最初のゼロクロス
パルス数の変位量と、測定終了点Ｐ４における分割位置
変位量との和が入っている。 一方、上位加算手段には、Ｎ−１（初期を除く）個のゼ
ロクロスパルス数×５μｍが入っている。 なお、下位加算手段の測定開始点Ｐ１〜最初のゼロクロ
ス点Ｐ４間の変位量と最後のゼロクロス点Ｐ３〜測定終
了点Ｐ４間の変位量の和が５μ曙を越えた場合には、上
位加算手段にＮＸ５μ−が入り、下位加算手段に、測定
開始点Ｐ１〜最初のゼロクロス点Ｐ２間の変位量と最後
のゼロクロス点Ｐ３〜測定終了点Ｐ４までの変位量の和
から５μｍを引いたものが入っていることもある。 このようにして得られる下位加算手段の加算値を最小桁
に、上位加算手段の加算値をその上位桁に表示すること
によって１．相対移動変位量を得ることができる。 なお、この状態で次のサンプリングサイクルがきても、
測定が終った時においてはスケールが止っているので、
それ以上ゼロクロスパルスが入ることがなく、測定終了
点Ｐ４のデータも変らないので、両加算手段ともデータ
、表示内容は変ることがない。 このようにして、測定子移動中に常に最小単位を計数す
るのではなく、静止又は極低速時たる両端においてのみ
最小単位を得、高速時たる途中は相単位を得て合算する
ことにより、追従速度を大幅に高めることができる。又
、アナログ周期信号の振幅が変化しても、検出変位量に
誤差を生じることがない。 なお、上記の説明においては、便宜上測定開始点ＰＩ、
測定終了点Ｐ４では、いずれもスケールが止っていると
して説明しているが、本発明の適用範囲はこれに限定さ
れない。即ち、測定開始点Ｐ１、測定終了点Ｐ４のいず
れも移動中にあり、例えばタッチ信号プローブ等の出力
によって測定開始点Ｐ１と測定終了点Ｐ４を特定する場
合でも、本発明は同様に適用可能である。前記アナログ
−デジタル変換をサンプリング方式としているのは、こ
のような場合を考慮したものである。“結局、総合精度
を高くする場合はど、サンプリング周期が短くなり、又
、分割データはより細分化される。 更に、上記の説明においては、交点を求める相及びデジ
タル信号に変換する相をいずれも第１相とすると共に、
絶対デジタルレベルでデータ分割し、更に、両方の相を
利用してデジタル信号の変換位置を識別する場合につい
て説明していたが、交点とデジタル信号を求める方法及
びデジタル信号の変換位置を識別する方法はこれに限定
されず、交点とデジタル信号をいずれも第２相から求め
、同じく両方の相を利用してデジタル信号の変換位置を
識別したり、交点とデジタル信号を異なる相から求め、
デジタル信号に変換する相を利用してデジタル信号の変
換位置を識別することも可能である。又、符号付きデジ
タルレベルでデータ分割し、デジタル信号に変換する相
と異なる相のアナログ周期信号と前記デジタル信号の符
号を利用してデジタル信号の変換位置を識別することも
可能である。

【実施例】

以下図面を参照して、本発明の実施例を詳細に説明する
。 本発明の第１実施例は、第３図に示す如く、スピンドル
等の測定子に連結された、その変位を検出するための、
光源、メインスケール、インデックススケール及び受光
素子からなるエンコーダ（図示省略）から出力される、
互に位相がずれた２組の略正弦波状アナログ周期信号φ
１、φ２を基準レベルによって波形整形する波形整形回
路１０と、該波形整形回路１０出力の矩形波信号Ｓ１、
Ｓ２の状態により測定子の移動方向を弁別するための方
向弁別回路１２と、第１相矩形波信号Ｓ。 の立上りのエツジパルス、即ち、ゼロクロスパルス信号
Ｃを発生するエツジパルス発生回路１４と、前記方向弁
別回路１２の出力に応じて、測定子が正方向に移動して
いると判断される時にはゼロクロスパルス信号Ｃをカウ
ントアツプし、逆に測定子が負方向に移動していると判
断される時にはゼロクロスパルス信号Ｃをカウントダウ
ンするアップダウンカウンタ１６と、測定機のパワーオ
ンやリセットによってサンプリング信号の発生を開始す
るタイミング発生器１８と、該タイミング発生器１８出
力のサンプリング信号によって第１相アナログ周期信号
φ・１を保持するサンプルホールド回路２０と、該サン
プルホールド回路２０出力のアナログ信号をデジタル信
号に変換するアナログ−デジタル（以下Ａ／Ｄと称する
）変換器２２と、該Ａ／Ｄ変換器２２出力の絶対レベル
と区分デジタルレベルを比較し、且つ、排他的論理和回
路２３を介して入力される第１相及び第２相矩形波信号
Ｓ１、Ｓ２を利用して、測定開始点Ｐ１及び測定終了点
Ｐ４のゼロクロス点Ｐ２又はＰ３からの変位量を求める
ための分割データ回路２４と、該分割データ回路２４出
力の測定開始点Ｐ１から最初のゼロクロス点Ｐ２までの
変位量を記憶する最下位分割レジスタ２６と、前記分割
データ回路２４出力により、直前のゼロクロス点から現
時点までの変位量を記憶しておくための、前記エツジパ
ルス発生回路１４出力のゼロクロスパルス信号Ｃによっ
てクリヤされる最下位分割レジスタ２８と、前記第１相
アナログ周期信号φ１の＋、−ビーク値を保持丈るピー
クホールド回路３ｏと、該ピークホールド回路３０出力
のアナログ信号をデジタル信号に変換するＡ／Ｄ変換器
３２と、該Ａ／Ｄ変換器３２出力を基準値と比較して、
その偏差に応じて、前記最下位分割レジスタ２６．２８
出力をそれぞれ補正する変位量補正回路３４．３６と、
該変位量補正回路３４出力と３６出力を加算して、表示
制御回路４２に最下位桁信号として出力する下位加算器
３８と、該下位加算器３８出力の繰上り信号及び前記カ
ウンタ１６出力を加算して、ゼロクロス点間の変位量を
前記表示制御回路４２に上位桁信号として出力する上位
加算器４０と、表示器４４とから構成されている。　　
　　　　　　　　　　３以下、第１実施例の作用を説明
する。 まず、測定機の電源がオンとされるか、又は、リセット
されると、その直後に、初期の第１相アナログ周期信号
φ１のＡ／Ｄ変換データが分割データに変換され、最初
のゼロクロスパルス信号で、最下位分割レジスタ２６に
記憶される。この際、同時に、ピークホールド回路３０
出力のピークホールド値がＡ／Ｄ変換器３２によりＡＩ
Ｄ変換され、第１相アナログ周期信号の最大振幅が求め
られる。次いで、タイミング発生器１８から周期的に発
生されるサンプリング信号によって、第１相アナログ周
期信号φ１のＡ／Ｄ変換デー゛夕から変換された分割デ
ータが、変位量補正回路３４によって補正された後、下
位加算器３８に加算され、表示制御回路４２によって、
表示１４４の最小桁として表示される。なお、２発目以
降のゼロクロスパルス信号が入力されると、ゼロクロス
パルス信号による上位桁の表示と重ならないように、最
下位分割レジスタ２８の内容がクリアされる。 ゼロクロス点を通過した後は、最下位分割レジスタ２８
の内容である、現時点における最後のゼロクロス点から
の移動距離が、変位量補正回路３６で補正された後、前
記最下位分割レジスタ２６の内容を変位量補正回路３４
で補正することによって得られる、測定開始点Ｐ１〜Ｉ
＆初のゼロクロス点Ｐ２間の移動距離と加算されて、表
示制御回路４２により、表示器４４の最小桁として表示
される。 一方、ゼロクロス点間では、アップダウンカウンタ１６
によるゼロクロスパルス信号Ｃの計数が行われ、その計
数値が、表示制御回路４２によって、ゼロクロス点間の
移動距離に該当する、表示器４４の上位桁として表示さ
れる。 従って、表示器４４には、常に、現時点における測定開
始点Ｐ＋からの移動距離が表示されることになる。 第１実施例における、測定開始点又は測定終了点の位１
！Ｐ１１〜Ｐｔａと、変換したデジタル信号の相当寸法
Ｄ１〜Ｄ４及び矩形波信号Ｓ１、Ｓ２の関係を第４図に
示す。各位置Ｐ１１〜Ｐ？４における、測定開始点又は
測定終了点で下位加算器３０に加える値及びデジタル変
換位置識別のための矩形波信号Ｓ１、Ｓ２の値は、下記
第１表に示す如くとなる。 第　　１　　表 このようにして、２相のアナログ周期信号φ１、φ２の
うち、１相φ１（又はφ２）からゼロクロス点及びＡ／
Ｄ変換信号を得て、他相φ２（又はφ１）は変換位置識
別にのみ利用することによって、又は、１相φ１（又は
φ２）からゼロクロス点を、他相φ２（又はφ１）から
Ａ／Ｄ変換信号を得て、一方の相φ２（又はφ１）を変
換位置識別に利用することによって、ゼロクロス点間で
は１サイクル当り２パルスのみを数えればよくなる。 従って、従来に比べて、ゼロクロス点間では１０倍の速
度に対応できる。又、従来のような抵抗分割等では、分
割数に限りもあり、温度特性もよくないのに対して、こ
のようにＡ／Ｄ変換を行うようにした場合には、その分
割を非常に細分化することができ、総合精度を向上する
ことができる。 又、アナログ周期信号の振幅が変化しても、検出変位量
に誤差を生じることがない。 この第１実施例においては、第１相アナログ周期信号φ
１のピーク値の基準値からの偏差に応じて、分割データ
回路２４から出力された変位量を補正するようにしてい
るので、変位量の補正が容易に行える。 次に、本発明の第２実施例を詳細に説明する。 この第２実施例は、前記第１実施例と同様の波形整形回
路１０、方向弁別回路１２、エツジパルス発生回路１４
、アップダウンカウンタ１６、タイミング発生器１８、
サンプルホールド回路２０、Ａ／Ｄ変換器２２、分割デ
ータ回路２４、最下位分割レジスタ２６．２８、下位加
算器３０、下位加算器３２及び表示器３６等を有する変
位検出装置において、第５図に示す如く、前記分割デー
タ回路２４を符号付きデジタルレベル基準方式とすると
共に、前記Ａ／Ｄ変換器２２によるデジタル信号の変換
位置を、デジタル信号に変換する第１相φ１と異なる第
２相φ２の矩形波信号Ｓ２と前記第１相φ１の符号を利
用して識別するようにしたものである。 この第２実施例における、前出第４図に示した各位置Ｐ
＋＋〜Ｐ１４での、測定開始点又は測定終了点で下位加
算器３０に加える値及びデジタル変換位置識別のための
矩形波信号Ｓ２の値と第１相φ１の符号は、前出第１表
の下欄に示した如くとなる。 他の構成及び作用については、前記第１実施例と同一で
あるので説明を省略する。 次に、本発明の第３実施例を詳細に説明する。 この第３実施例は、第６図に示す如く、全ての演算処理
を行うためのマイクロプロセッサ５０゜及び、該マイク
ロプロセッサ５０とのデータのやりとりを行うためのバ
ッファ５２、デコーダ５４を設けると共に、前記マイク
ロプロセッサ５０内で、第１相アナログ周期信号φ１の
ピーク値の基準値からの偏差に応じて、分割データを得
る際に用いられる区分デジタルレベルを再設定するよう
にしたものである。この再設定値は、電源がオフとなる
迄、記憶される。 他の構成及び作用については、前記第１実施例と略同じ
であるので説明は省略する。 この第３実施例においては、変位量の補正が高精度で行
われるだけでなく、Ａ／Ｄ変換をサンプリング方式によ
り行うようにしたものへの適用が容易である。 前記実施例においでは、いずれも、Ａ／Ｄ変換をサンプ
リング方式により行うようにしているので、スケール速
度を検出してカウンタ系を切換える必要が無い。 なお、前記実施例においては、いずれも、本発明が、光
学式の変位検出装置に適用されていたが、本発明の適用
範囲はこれに限定されず、磁気式等地の方式の変位検出
装置にも同様に適用できることは明らかである。 【発明の効果１ 以上説明した通り、本発明によれば、スケール構造等を
従来と同一としても、１０倍以上の高速性を得ることが
できる。又、最小分解能はＡ／Ｄ変換器での区分数によ
って決まるため、その構成のみで如何ようにもすること
ができる。いいかえれば、スケールピッチは、最小分解
能に応じた微細ピッチとする必要がない。更に、区分数
それ自体が、波形サイクル及び／又はスケールピッチと
の関係で制限されることがない。又、アナログ周期信号
の振幅が変化しても、高精度の検出を行うことができる
等の優れた効果を有する。

【図面の簡単な説明】

第１図は、本発明に係る変位検出装置の要旨溝７°０ツ
７着（ 成を示す９図、第２図は、本発明の詳細な説明するため
の絵図、第３図は、本発明が採用された変位検出装置の
第１実施例の回路構成を示すブロック線図、第４図は、
前記第１実施例の作用を説明するための縮図、第５図は
、本発明が採用された変位検出装置の第２実施例の要部
の回路構成を示すブロック線図、第６図は、同じく第２
実施例の回路構成を示すブロック線図、第７図は、従来
の変位検出装置における波形処理方法を示す線図である
。 φ１・・・第１相アナログ周期信号、 φ２・・・第２相アナログ周期信号、 Ｐｌ・・・測定開始点、 Ｐ２、Ｐａ・・・ゼロクロス点、 Ｐ４・・・測定終了点、 １４・・・エツジパルス発生回路、 Ｃ・・・ゼロクロスパルス信号、 １６・・・アップダウンカウンタ、 ２０・・・サンプルホールド回路、 ２２・・・アナログ−デジタル（Ａ／Ｄ）変換器、２４
・・・分割データ回路、 ３０・・・ピークホールド回路、 ３４．３６・・・変位量補正回路、 ３８・・・下位加算器、 ４０・・・上位加算器、 ４２・・・表示制御回路、 ４４・・・表示器、 ５０・・・マイクロプロセッサ。

Claims (3)

【特許請求の範囲】
1. （１）対応検知体間の相対移動に伴つて出力される、互
   いに位相がずれた２相の略正弦波状アナログ周期信号を
   レベル分割し、方向弁別の上、計数して対応検知体間の
   相対移動変位量を検出するようにした変位検出装置にお
   いて、 いずれか一方の相のアナログ周期信号と基準レベルの交
   点でパルス信号を発生するパルス発生手段と、 該パルス発生手段出力のパルス信号を計数するカウンタ
   と、 いずれか一方の相のアナログ周期信号をデジタル信号に
   変換するためのアナログ−デジタル変換手段と、 該アナログ−デジタル変換手段の出力レベルと区分デジ
   タルレベルを比較し、且つ、少くとも一方の相のアナロ
   グ周期信号を利用して該デジタル信号の変換位置を識別
   し、測定開始点及び測定終了点の前記交点からの変位量
   を求めるための分割データ手段と、 前記デジタル信号に変換する相のアナログ周期信号のピ
   ーク値を保持するピーク保持手段と、前記ピーク値の基
   準値からの偏差に応じて前記分割データ手段で求められ
   る変位量を補正する変位量補正手段と、 該変位量補正手段で補正された、測定開始点直後及び、
   測定終了点直前の前記交点からの変位量と前記カウンタ
   で計数されたパルス信号数に対応する交点間の変位量を
   加算する加算手段とを備え、該加算手段の出力により前
   記対応検知体間の相対移動変位量を検出するようにした
   ことを特徴とする変位検出装置。
2. （２）前記変位量補正手段が、前記ピーク値の基準値か
   らの偏差に応じて、前記分割データ手段から出力された
   変位量を補正するものとされている特許請求の範囲第１
   項記載の変位検出装置。
3. （３）前記変位量補正手段が、前記ピーク値の基準値か
   らの偏差に応じて、前記分割データ手段で用いられる区
   分デジタルレベルを再設定するものとされている特許請
   求の範囲第１項記載の変位検出装置。