JPS61173600A - クロツク信号選択回路 - Google Patents

クロツク信号選択回路

Info

Publication number
JPS61173600A
JPS61173600A JP1471185A JP1471185A JPS61173600A JP S61173600 A JPS61173600 A JP S61173600A JP 1471185 A JP1471185 A JP 1471185A JP 1471185 A JP1471185 A JP 1471185A JP S61173600 A JPS61173600 A JP S61173600A
Authority
JP
Japan
Prior art keywords
clock signal
clock
clock signals
priority
holding means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1471185A
Other languages
English (en)
Other versions
JPH0787625B2 (ja
Inventor
Takaya Yamamoto
隆哉 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60014711A priority Critical patent/JPH0787625B2/ja
Publication of JPS61173600A publication Critical patent/JPS61173600A/ja
Publication of JPH0787625B2 publication Critical patent/JPH0787625B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル信号を扱う電子装置において例えば
切換えスイッチ等の同期用のクロック信号を選択するた
めに用いるクロック信号選択回路に関する。
例えば従来の電話信号のようなアナログ信号の他にデジ
タル信号の交換をも行う電子交換機においては、メイン
クロックすなわち切換えスイッチ等の同期用のクロック
信号として、その電子交換機に専用のもの(以下これを
自走クロック信号と称する)を用いることが許されない
従って、網接続されるすべての電子交換機に対して共通
のクロック信号(以下これを外部クロック信号と称する
)が外部から供給されるようになっている。
この外部クロック信号は、センターにある主クロック(
マスククロック)に対して階層的に従接続される多数の
従りロンク(スレーブクロック)から各電子交換機に供
給され、故障に備えて9通常、複数の従クロックの外部
クロック信号を使用できるようにするとともに、これら
の故障に備えて更に自走クロック信号も使用できるよう
にしている。
すなわち、少なくとも3系統のクロ・ツク信号が使用で
きるわけであるが、この際、各クロック信号に優先度を
設け、故障時にはこの優先度に従って使用すべきクロッ
ク信号を決定することが望ましい。
〔従来の技術〕
第2図はクロック信号選択回路の従来例の構成を示すブ
ロック図であり、1は主クロツク信号CL1を発生する
第一のクロック、2は予備クロック信号CL2を発生す
る第二のクロック、3は第一のクロック1が発生する主
クロツク信号CLIの異常を検知したとき検知信号を出
力する検知器、4は検知器3の検知信号によって、接続
中の主クロツク信号CLIをクロック信号CL2に切り
換える切換え回路(SEL)である。
〔発明が解決しようとする問題点〕
上記構成のクロック信号選択回路は、自走クロック信号
を対象とするものであって、自走クロック信号と複数の
外部クロック信号とを対象とするものではなく、従って
例えば常に外部クロック信号を優先的に接続するように
構成されていないという問題点がある。
〔問題点を解決するための手段〕
本発明になるクロック信号選択回路は、複数のクロック
信号の状態を保持する保持手段と、前記保持される状態
に応じて前記複数のクロック信号の使用優先度を決定す
る優先度決定手段と、前記決定された使用優先度に従っ
て前記複数のクロック信号のいずれか一つを選択する選
択回路とを備えることによって、前記問題点の解消を図
ったものである。
〔作用〕
すなわち本発明のクロック信号選択回路は2例えばクロ
ック信号供給源の最新の状態と現在まで使用していたク
ロック信号の種別とに応じて決定される優先度に従って
、当面使用すべきクロック信号を決定できるようにした
ものである。
〔実施例〕
以下に本発明の要旨を実施例に−よって具体的に説明す
る。
第1図は本発明−実施例の構成を示すブロック図であり
51〜5nはそれぞれ図示省略のn系統のクロック信号
供給源から供給されるn種類のクロック信号CLI〜C
Lnの異常を検知する検知器。
6はn系統のクロック信号供給源の最新の状態を保持す
る第一の保持手段であり、n個のフリップフロップ(F
F)からなり、それぞれ、状態監視用のサンプリングク
ロック信号CLsが入力されたときの検知S51〜5n
の出力を保持する。
7は現在まで使用していたクロック信号の種別を保持す
る第二の保持手段であり、フリップフロップによって構
成され、後記リードオンリメモリ8から読み出された出
力を保持する。
8は第一の保持手段6と第二の保持手段7の保持内容に
応じて前記複数のクロック信号の使用優先度を決定する
優先度決定手段(ROM)であり、リードオンリメモリ
を備え、これにn系統のクロック信号供給源の最新の状
態と、現在まで使用していたクロック信号の種別とに応
じて、あるクロック信号供給源が故障したとき次に使用
すべきクロック信号の優先順位をテーブルとして記憶し
、これを読み出して出力する。
9は第二の保持手段7の出力に従って、n個のクロック
信号CLI〜CLnの何れかを選択する選択回路(SE
L)である。
以上のような構成によって9例えばnを3とし。
クロック信号CLIとクロック信号CL2を外部クロッ
ク信号とし、クロック信号CL3を自走クロック信号と
する場合9例えばクロック信号CLIを使用中にこれが
故障した場合、クロック信号CL2が正常であれば、ク
ロック信号CLIあるいはクロック信号CL3を選択す
ることな(、直ちにクロック信号CL2を選択し、また
クロック信号CL2も故障のときクロック信号CL3が
正常であれば、直ちにクロック信号CL3を選択するこ
とができる。
なお、内部クロック信号を選択した場合には。
網接続される外部からの信号の交換機能は失われて、内
線の交換機能のみが維持される。
〔発明の効果〕
以上説明したように1本発明によれば複数のクロック信
号に優先度をつけ、使用中のクロック信号が故障した場
合にはこの優先度に従って使用すべきクロック信号を決
定することができるので。
例えば外部クロック信号を常に最優先で使用することが
出来るという効果が得られる。
【図面の簡単な説明】
第1図は本発明一実施例のブロック図。 第2図は従来例のブロック図である。 図中 CLsはサンプリングクロック信号。 51〜5nは検知器、    6は第一の保持手段。 7は第二の保持手段、  8は優先度決定手段。 第 1 口 第 2 図

Claims (2)

    【特許請求の範囲】
  1. (1)複数のクロック信号の状態を保持する保持手段と
    、前記保持される状態に応じて前記複数のクロック信号
    の使用優先度を決定する優先度決定手段と、前記決定さ
    れた使用優先度に従って前記複数のクロック信号のいず
    れか一つを選択する選択回路とを備えることを特徴とす
    るクロック信号選択回路。
  2. (2)前記保持手段は、クロック信号の最新の状態を保
    持する第一の保持手段と、現在まで使用していたクロッ
    ク信号の種別を保持する第二の保持手段とを備えるもの
    であることを特徴とする特許請求の範囲第(1)項記載
    のクロック信号選択回路。
JP60014711A 1985-01-29 1985-01-29 クロック信号選択回路 Expired - Fee Related JPH0787625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60014711A JPH0787625B2 (ja) 1985-01-29 1985-01-29 クロック信号選択回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60014711A JPH0787625B2 (ja) 1985-01-29 1985-01-29 クロック信号選択回路

Publications (2)

Publication Number Publication Date
JPS61173600A true JPS61173600A (ja) 1986-08-05
JPH0787625B2 JPH0787625B2 (ja) 1995-09-20

Family

ID=11868736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60014711A Expired - Fee Related JPH0787625B2 (ja) 1985-01-29 1985-01-29 クロック信号選択回路

Country Status (1)

Country Link
JP (1) JPH0787625B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572739A2 (en) * 1992-06-02 1993-12-08 Nec Corporation System for processing synchronization signals with phase synchronization in a mobile communication network
US5687015A (en) * 1995-07-03 1997-11-11 Fujitsu Limited Radio apparatus
KR100780670B1 (ko) 2006-03-28 2007-11-30 포스데이타 주식회사 무선통신 시스템에서의 샘플링 클록 신호 선택 방법 및장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53106554A (en) * 1977-02-28 1978-09-16 Fujitsu Ltd Monitoring system for spare oscillator in subsidiary synchronizing network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53106554A (en) * 1977-02-28 1978-09-16 Fujitsu Ltd Monitoring system for spare oscillator in subsidiary synchronizing network

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572739A2 (en) * 1992-06-02 1993-12-08 Nec Corporation System for processing synchronization signals with phase synchronization in a mobile communication network
EP0572739A3 (en) * 1992-06-02 1994-10-12 Nec Corp System for processing synchronization signals with phase synchronization in a mobile communication network.
EP0971498A1 (en) * 1992-06-02 2000-01-12 Nec Corporation System for processing synchronization signals with phase synchronization in a mobile communication network
US5687015A (en) * 1995-07-03 1997-11-11 Fujitsu Limited Radio apparatus
KR100780670B1 (ko) 2006-03-28 2007-11-30 포스데이타 주식회사 무선통신 시스템에서의 샘플링 클록 신호 선택 방법 및장치

Also Published As

Publication number Publication date
JPH0787625B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
US5884101A (en) Apparatus for detecting data buffer faults
CA1240399A (en) Duplex controller synchronization circuit
JPS61173600A (ja) クロツク信号選択回路
JPS62122399A (ja) 分散制御形電子交換システム
JPH03102933A (ja) 同期クロック選択回路
JPS6340079B2 (ja)
JP2533167B2 (ja) 不定位系切替回路
JP2692338B2 (ja) 通信装置の障害検出装置
JPS6285511A (ja) クロツク選択方式
KR100285951B1 (ko) 사설교환망에서마스터노드변경방법
JP2551666B2 (ja) クロック供給切替回路
KR100197439B1 (ko) 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치
JPS6333096A (ja) クロツク選択回路
JPH03265098A (ja) 警報信号表示・記録方式
JPH04157600A (ja) アラーム優先処理回路
JPS63268052A (ja) 論理回路
JPS6238697A (ja) 局線信号選択回路
JPH03166849A (ja) クロック切替方式
JPH08249213A (ja) 多重タイマ装置
JPH04142834A (ja) クロック信号切替装置
JPH03189837A (ja) 障害通知方法
JPS5870696A (ja) 被監視制御装置
JPS6380336A (ja) 論理回路
JPH03250852A (ja) センタncu装置
JPH01228229A (ja) フレーム同期方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees