JPS61170873A

JPS61170873A - 関数発生器

Info

Publication number: JPS61170873A
Application number: JP1311885A
Authority: JP
Inventors: Katsuhiro Teramae; 寺前　勝広
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1985-01-25
Filing date: 1985-01-25
Publication date: 1986-08-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、非線形関数を近似的に折線関数で出力する関
数発生器に関する。

背景技術このような折線関数発生器は、たとえば距離を計測する
ために必要となる。すなわち距離に対応した電気信号の
レベルがその計測される距離と正比例などの１次関数な
どの関係にないときには、前記関数発生器を用いて１次
関数となるように補正することが望まれることがある。

関数発生器は、このような技術分野に好適に用いられる
。

第９図は、典型的な先行技術を示す電気回路図である。

入力電圧ｖ１は、抵抗ｒｓを介して演算増幅器Ａへの反
転入力端子に印加される。演算増幅器Ａの非反転入力端
子は接地される。演算増幅器Ａには、不帰還抵抗「ｆが
並列に接続される。抵抗「Ｓには抵抗ｒ２とダイオード
Ｄ１の直列回路が並列に接続されろ。抵抗Ｒ２とダイオ
ードＤ１との接続点１には、バイアス電圧＋Ｖａが抵抗
ｒ１　　を介して印加される。このような構成では、入
力電圧ｖ１が印加されると、＃Ｓ９図に示されるような
特性を有する出力電圧■２が与えられる。第１０図で明
らかのように、入力電圧■１が折点入力電圧Ｖｓ以上で
あるときには利得Ｇ。は、第１式で示される。

ｆＧｏ”　　□　　　　　　　　　　　・・・（１）入力
電圧ｖ１が折点入力電圧Ｖｓ未満にあるときには、利得
Ｇｓは第２式で示される。

Ｇｓ＝ｒｆ　・（１／ｒｓ＋１　／ｒｌＪ−ｒ２　）・
＝（２）ここでｒ　１　ｚｒ２は、抵抗ｒ１と抵抗ｒ２
との並列抵抗値を表わす。ここでＶｓは第３式を満たし
ている。

Ｖｓ＝　Ｖｄ＋（Ｖｄ−Ｖ　Ｑ　）・　ｒ２　／ｒｌ　
　・＝（３）ここでＶｄは、ダイオードＤ１の純方向電
圧降下を示している。

このような先行技術では、利得Ｇ０．Ｇｓおよび折点入
力電圧Ｖｓは、抵抗ｒｌ　、ｒ２９ｒｓに依存して相互
に関連して変化する。したがって利得Ｇ、、ＧＳ折点入
力電圧Ｖｓを独立に設定することができず、希望する折
線関数を与えることができない。

第１１図は他の先行技術の電気的構成を示すプａツク図
である。入力電圧ｖ１は増幅器ＡＯによって増幅されて
加算器２に与えられる。また、入力電圧ｖ１は、比較器
Ｃ１の一方の入力端子に印加されるとともに、また減算
器３に与えられる。

基準電圧発生回路Ｓ１からの基準電圧Ｖｓｌは、比較回
路Ｃ１の他方の入力端子に印加される、また、この基準
電圧Ｖｓ、は、減算器３に与えられる。減算器３では、
入力電圧■１と基準電圧ｖＳ、との差が求められ、この
求められた値は増幅器Ａ１で増幅される。前記比較器Ｃ
１では、入力電圧ｖ１が基準電圧Ｖｓ＋以上であるとき
には、スイッチ５が導通され、これによって、増幅器Ａ
１からの出力はスイッチ５を介して加算器２に与えられ
る。加算器２では、入力電圧ｖ１とスイッチ５を介して
与えられる値とを加算して出力電圧ｖ２を出力する。

入力電圧■１は、また比較器Ｃ２の一方の入力端子に印
加されるとともに、また減算器６に印加される。基準電
圧発生回路Ｓ２からの基準電圧Ｖｓ２は、前記比較器Ｃ
２の他方の入力端子に与えられるとともに、減算器６に
印加される。減算器６では、入力電圧ｖ１と基準電圧Ｖ
ｓ２との差が求められ、この求められた値は増幅器Ａ２
で増幅され　　　−る。前記比較器Ｃ２は入力電圧■２
が基準電圧■ｓ２よりも大であるときには、スイッチ６
を導通する。スイッチ６を、介して加算ｎ２に与えられ
る。

そして加算器２では、このスイッチ６を介して与えられ
る値と、増幅器ＡＯからの出力とを加算して出力信号■
２を出力する。

このような構成では、入力信号ｖ１が入力されると、第
１２図に示されるような基準電圧Ｖｓｌ。

Ｖｓ２で増幅率が変化する折＃ｉ特性が与えられる。

さらに増幅器の個数を３．４．５・・・と設けて順次加
算して複数の折点を有する折線関数が得られる。

このような先行技術では、第１２図で明らかのように折
点は独立に設定されるけれども、増幅率は原点側の増幅
の影響を考慮し決定される。

このようにして第９図および第１１図に示される先行技
術では全体的なバランスというものが個々の回路定数の
決定に左右され安定性を欠くことになる。またその調整
も難しく、したがって非線形入力の線形化などに使用す
る場合、非線形入力の特性のばらつきに対応することが
困難なものとなる。

目　　　　的本発明の目的は、上述の技術的課題を解決し、入力信号
の変位両端を固定した状態でその両端間の特性を任意に
変えられることができ、しかも入り信号が非線形である
場合でもその特性のばらつきに対応することが容易であ
る関数発生器を提供することである。

実施例第１図は本発明の一実施例の電気的構成を示すブロック
図である。入力電圧■１は増幅器ＡＩＯで増幅されで、
加算器１１に印加される。＊た入力電圧ｖ１は増幅器Ａ
ｌｌに印加され、また比較器Ｃ３の一方の入力端子に印
加され、さらに減算器１２に印加される。基準電圧発生
回路Ｓ３からの基準電圧Ｖｓ、は、比較器Ｃ３の他方の
入力端子に印加されるとともに、減算器１２に印加され
る。

減算器１２では、入力電圧■１と基準電圧Ｖｓ、との差
が求められ、増幅器Ａ１２で増幅される。比較器Ｃ３で
は、入力電圧■１が基準電圧Ｖｓ１以上であるときには
、スイッチ１４を導通する。そのため、増幅器Ａ１２の
出力はスイッチ１４を介して加算器１３に与えられる。

加算器１３では、増４ＱｉＡ１１からの出力と、増幅器
Ａ１２からノ出力とを加算して、もう１つの加算器１１
に与える。

加算器１１では、加算器１３からの出力と増幅器ＡＩＯ
からの出力を加算して、出力電圧Ｖ２として出力する。

なお増幅器ＡＩＯの利得は一定に維持される。また増幅
器Ａｌｌの利得をＧとすると、増幅器Ａ１２の利得は一
２Ｇで表わされる。ここで利得Ｇは可変である。

このような構成を有する関数発生器では、増幅器ＡＩＯ
の出力電圧ＶＩＯと入力電圧■１との入出力特性は、第
２図（１）で示される。第２図（１）で明らかなように
、予め定めた一定利得によって入力電圧■１の増加に伴
って、出力電圧■１０は１次関数的に増加する。そうし
て入力電圧■１が予め定めた値Ｖｅ、になったときは、
出力電圧Ｖ１０は値Ｖｅ２となる。

また加算器１３からの出力電圧Ｖ１３と、入力電圧■１
との入出力特性は第２図（２）で示される。

第２図（２）で明らかなように、入力電ＪＩＶＩが０ま
たはＶｅ、であるときには、出力電圧Ｖ１３は０である
。また入力電圧■１が０〜Ｖｅ、の範囲において、入力
電圧ｖ１がＯ〜Ｖｅ／２　　であるときには、入力電圧
ｖ１が増大するにつれて、出力電圧Ｖ１．３の絶対値が
増大していく。入力電圧■１がＶｅ、／２〜■２の範囲
で増大していくときには、出力電圧Ｖ１３はその絶対値
が減少していく。そしてＶｅ、／２の点で折点が生じる
。このＶｅ、／２の点における出力電圧Ｖ１３の絶対値
は利得Ｇを変化することによって設定することができる
。

第２図（１）および第２図（２）の特性を、加算器１１
で加算することによって第２図（３）で示される特性が
与えられる。これによってＯ〜Ｖｅ、の間でＶｅ、／２
で折点を有する種々の希望する折線関数を得ることが可
能となる。

第３図は本発明の他の実施例の電気回路図である。入力
電圧ｖ１は、抵抗Ｒ１を介して演算増幅器Ａ１３の反転
入力端子に与えられる・演算増加　　　　Ｉ器Ａ１３の
非反転入力側と出力側とには、負帰還抵抗Ｒ９が並列に
接続される。この演算増幅器Ａ１３の非反転入力端子は
、抵抗Ｒ２を介して可変抵抗Ｒαに接続される。可変抵
抗Ｒαには、基準電圧＋Ｖαが印加される。抵抗Ｒ２と
演算増幅器Ａ１３との間には接地された抵抗Ｒ８が接続
される。増幅器Ａ１３からの出力は、逆極性に接続され
たグイオー１／Ｄ２、抵抗Ｒ４を介して接続、４　Ｍｌ
に与えられる。また入力電圧■１は抵抗Ｒ３を介して接
続点Ｍ１に与えられ、この接続点Ｍ１で増幅器Ａ１３の
出力と加算されて増幅器Ａ１４の反転入力端子に与えら
れる。演算増幅器Ａ１４の非反転入力端子は接地される
。演算増幅器Ａ１４の反転入力側と出力側には、可変抵
抗ＲＬが並列に接続される。演算増幅器Ａ１４からの出
力は、抵抗Ｒ６を経て接続点Ｍ２に与えられる。一方、
入力電圧ｖ１は抵抗Ｒ５を介して接続点Ｍ２に与えられ
、接続点３によって増幅器Ａ１４の出力が加算されて演
算増幅器Ａ１５の反転入力端子に与えられる。演算増幅
器Ａ１５の反転入力側と出力側とには、負帰還抵抗Ｒ７
が並列に接続される。

また増幅器Ａ１５の非反転入力端子は接地される。

なお、ここで可変抵抗Ｒαからの出力電圧をＶｄで示し
、またダイオードＤ２からの出力電圧は■ｐで示し、さ
らに増幅器Ａ１４からの出力電圧をＶｑで示す。また抵
抗Ｒ１〜Ｒ７の抵抗値はすべて等しく、また抵抗Ｒ８と
抵抗Ｒ９との抵抗値は等しいものとする。さらに抵抗Ｒ
９の抵抗値は抵抗Ｒ１の抵抗値の２倍である。このよう
な構成によれば、出力電圧Ｖｐと入力電圧■１との入出
力特性は、第４図（１）で示される。第４図（１）で明
らかなように、出力電圧Ｖｐは、入力電圧■１が基準電
圧Ｖｄ以上であるときに出力される。そしてその後入力
電圧■１が増加するにつれて出力電圧Ｖｐは、その絶対
値が増加して〜ｔく。このときの増加率は２倍である。

演算増幅器Ａ１４に関連して、入力電圧■１が０〜Ｖｅ
、では、出力電圧Ｖｑは第４図（２）で示されるとおり
Ｏであり、入力電圧ｖ１が０〜Ｖｅ、の範囲において、
入力電圧ｖ１が０−　Ｖ　ｅ＋　／　２の範囲で増大す
るにつれて、その絶対値が増大し、Ｖｅ１／２〜Ｖｅｌ
の範囲では、入力電圧ｖ１の増大するにつれて出力電圧
Ｖｑの絶対値が小さくなる。

入力電圧が■ｅ１／２であるときの出力電圧Ｖｑの値Ｖ
ｑｌは、可変抵抗ＲＬによって独立しで設定することが
できる。

第４図〈１）および第４図（２）の特性を接続点Ｍ２で
加算することによって第４図（３）の特性を得ることが
できる。ｔｊｆＪ４図で明らかなように、Ｏ〜Ｖｅ、の
間でＶｅ、／２で折れ曲がった折線関数を出力すること
が可能となる。なお演算増幅器Ａ１５の増幅率を変える
ことによって、出力電圧の特性は全体的にバランスを気
にせずに変化させることが可能である。

第５図は本発明のさらに他の実施例の電気的構成を示す
ブロック図であるゆこの実施例は前述の第１図示の実施
例に類似し、対応する部分には同一の参照符を付す。注
目すべきはこの実施例では、前述の増幅器Ａ１２に変え
て利得がａである増幅器Ａ１Ｇと、利得が−Ｇである増
幅器Ａ１７とが用いられる。減算器１２からの出力は、
増幅器Ａ１６によって増幅されて、もう１つの増幅器Ａ
１７に与えられ、さらに増幅されてスイッチ１４に与え
られる。なおここでａは第４式を満たしている。

Ｖｓａに−Ｖ　ｗｉｎここでＶ　ｓｉｎは電圧の最小値を示し、■曽ａｘは電
圧の最大値を示している。

増幅器ＡＩＯからの出力電圧ＶＩＯと、入力電圧Ｖ１と
の入出力特性は第６図（１）で示される。

第６図（１）で明らかなように入力電圧ｖ１が増加する
につれて、出力電圧ＶＩＯは１次関数的に増加していく
。

一方、加算器１３からの出力電圧Ｖ１３と、入力電圧■
１との入出力特性は、第６図（２）で示される。入力電
圧Ｖ１がＯおよＶ　Ｖ　ｅ　＋であるときには、出力電
圧Ｖ１３は０である。また入力電圧Ｖ１がＯ〜Ｖｅｌの
範囲にあって、Ｏ〜Ｖｓ、／２の範囲においては入力電
圧ｖ１が増加するにつれて、　　　−出力電圧Ｖ１３の
絶対値が増加していく、入力電圧ｖ１が、Ｖｓ３〜Ｖｅ
、であると軽には、入力電圧ｖ１が増加するにつれて出
力電圧Ｖ１３はその絶対値が減少していく。

加算器１１でこの第６図（１）およＣ／第６図（２）の
特性が加算されて、第６図（３）の特性が示される。こ
れによって出力電圧■１が０−Ｖｅ、の開にわたって変
化するときには、基準電圧Ｖｓｉの点で折れ曲がった折
ＮａＩ！１敗を出力される。しかも利得Ｇおよび基準電
圧Ｖｓ＝を変化させることによって種々の希望する折線
関数を与えることが可能とな１　　る。

第７図は、本発明の他の実施例の電気回路図である。こ
の実施例は前述の第３図の実施例に類似し、対応する部
分には同一の参照符を付す。注目すべきはこの実施例で
は、抵抗Ｒ９に変えて抵抗Ｒ２０が用いられ、また抵抗
Ｒ８に変えて抵抗Ｒ２１が用いられる。この抵抗ＲＩＯ
と抵抗Ｒ２１との抵抗値は等しく、抵抗Ｒ１と抵抗値の
０倍の抵抗値を有している。ここでαは第５式を充足す
る。

したがって演算増幅器Ａ１３では、入力信号をａ倍増幅
して出力する。前述と同様にダイオードＤ２は演算増幅
器Ａ１３の出力が負になるまでオンせず、したがってこ
のダイオードＤ２のオン電圧が折点入力電圧となる。そ
して出力電圧Ｖｐと入力電圧Ｖ１との入出力特性は第８
図（１）で示される。直線に１はａが小の場合を示し、
直＃ｉＫ２はａが大であるときを示している。また出力
電圧Ｖｑと入力端子ｖ１との入出力特性は、第８図（２
）で示される。入力電圧Ｖ１が０およびＶｅｌであると
きには、出力電圧Ｖｑは０である。また、入力電圧ｖ１
がＯ〜Ｖｅｌの範囲においてθ〜■ｄの範囲では、出力
電圧Ｖｑはその負の絶対値が増大し、Ｖｄ〜Ｖｅｌの範
囲では入力電圧■１が増加するにつれて出力電圧Ｖｑの
負の絶対値は小さくなる。

ここで増幅率はＲＬ、αを変化することによって変える
ことができ、また極値をもつ折点入力電圧は、基準電圧
Ｖｄを変化することによって変えることができる。また
増幅率と極値とは独立して設定することができる。

第８図（１）および第８図（２）の特性を接続点Ｍ２で
加算して第８図（３）の特性が得られる。この第８図（
３）では、前記可変抵抗ＲＬの抵抗値を抵抗）く１の２
分の１とし、さらに基準電圧■ｄをＶｄ＝　３　／　４
　Ｘ　（Ｖ　ｅｌ）であり、演算増幅器Ａ１５の増幅率
を１とした場合のグラフである。第８図（３）で明らか
なように、基準電圧Ｖｄで折れ曲がった折＃１Ｉ３１！
敗が与えられる。なお、演算増幅器Ａ１５の増幅率を変
えることによって入力電圧■２の特性は、全体的にバラ
ンスをくずさずに変えることが可能となる。

効　　果以上のように本発明によれば、入力信号の変位両端を固
定した状態でその両端間の特性を任意に変えることが可
能となる。したがって入力信号が非線形である場合にそ
の特性のバラつきに対応することが容易となる。さらに
設計変更などに対処することも容易となる。

【図面の簡単な説明】

第１図は本発明の一実施例の電気的構成を示すブロック
図、第２図はＰｔＩＪ１図示の実施例の入出力特性を示
すグラフ、第３図は本発明の他の実施例の電気回路図、
第４図は第３図示の実施例の入出力特性を示すグラフ、
ｔｐＪ５図は本発明のさらに他の実施例の電気的構成を
示すブロック図、第６図は第５図示の実施例の入出力特
性を示すグラフ、第７図は本発明の他の実施例の電気回
路図、第８図は第７図示の実施例の入出力特性を示すグ
ラフ、第９図は典型的な先行技術の電気回路図、第１０
図は第９図示の先行技術の入出力持性を示すグラフ、第
１１図は他の先行技術の電気的構成を示すブロック図、
第１２図は第１１図に示される他の先行技術の入出力特
性を示すグラフである。 ■１・・・入力電圧、■２・・・出力電圧、Ａｌ０−Ａ
１７・・・増幅器、Ｃ３・・・比較器、１１．１３・・
・加算器、１２・・・減算器、１４・・・スイッチ、Ｒ
１−Ｒ９゜Ｒ２０，Ｒ２１，Ｒｆｆ、Ｒし°゛抵抗、’
　Ｖｓ、、Ｖｓ、、Ｖｄ　　　　／・・・基準電圧第４図第５図第８図第９図第１０図第１１図第１２図手続補正書昭和６０年　３月２５日

Claims

【特許請求の範囲】予め定めた変位幅を有する入力信号を、一定の予め定め
た増幅率で増幅する第１増幅回路と、前記入力信号の変
位幅両端において増幅率が零であり、変位幅間では零で
はない増幅率を有する第２増幅回路と、前記第１増幅回路および第２増幅回路からの出力を加算
または減算する回路とを含むことを特徴とする関数発生
器。