JPS61166070A - シヨツトキバリヤ型ダイオ−ド及びその製造方法 - Google Patents
シヨツトキバリヤ型ダイオ−ド及びその製造方法Info
- Publication number
- JPS61166070A JPS61166070A JP725885A JP725885A JPS61166070A JP S61166070 A JPS61166070 A JP S61166070A JP 725885 A JP725885 A JP 725885A JP 725885 A JP725885 A JP 725885A JP S61166070 A JPS61166070 A JP S61166070A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- barrier
- barrier metal
- schottky barrier
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はショットキバリヤ型ダイオード及びその製造方
法に関するものである。
法に関するものである。
［発明の技術的背景とその問題点］
超高速スイッチングを目的とするスイッチングダイオー
ドとして、金属〜半導体接触によるショットキバリヤ型
ダイオードが実用化されている。
ドとして、金属〜半導体接触によるショットキバリヤ型
ダイオードが実用化されている。
以下、第５図乃至第９図を参照しながら、従来のショッ
トキバリヤ型ダイオードの製造方法について説明する。
トキバリヤ型ダイオードの製造方法について説明する。
第５図乃至第９図は従来のショットキバリヤ型ダイオー
ドの製造工程を示す断面図である。
ドの製造工程を示す断面図である。
第５図に示すように半導体基板（Ｓｉ）Ｉａ衣表面絶縁
膜たる酸化膜（Ｓｔ０２）１ｂを形成し、酸化ｉｉｂの
窓開けを行う。そして、この半導体基板１ａ上に第６図
に示すようにバリヤ金属例えばモリブデン（Ｍｏ）２を
蒸着し、これをエツチング処理することにより第７図に
示すように前記バリヤ金属を所定の形状に形成する。そ
して、前記エツチング処理によって露出された前記半導
体基板１ａ上の酸化膜１ｂ面及び前記バリヤ金属を２を
含んで第８図に示すように金属電極例えばアルミニウム
層３を蒸着し、再びエツチング処理することにより第９
図に示すように前記金属電極３をバリヤ金属２にのみ接
合すよう形成する。
膜たる酸化膜（Ｓｔ０２）１ｂを形成し、酸化ｉｉｂの
窓開けを行う。そして、この半導体基板１ａ上に第６図
に示すようにバリヤ金属例えばモリブデン（Ｍｏ）２を
蒸着し、これをエツチング処理することにより第７図に
示すように前記バリヤ金属を所定の形状に形成する。そ
して、前記エツチング処理によって露出された前記半導
体基板１ａ上の酸化膜１ｂ面及び前記バリヤ金属を２を
含んで第８図に示すように金属電極例えばアルミニウム
層３を蒸着し、再びエツチング処理することにより第９
図に示すように前記金属電極３をバリヤ金属２にのみ接
合すよう形成する。
しかしながら、上記製造方法によれば、第７図に示すよ
うにエツチング処理によってバリヤ金属２を所定形状に
形成した後に、第８図に示すように金属電極層３を蒸着
するものであるから、前記エツチング処理工程等におい
て前記バリヤ金属表面が酸化したりあるいは不純物が付
着したりして金属電極層３との蒸着性が悪くなり、さら
には第９図に示すようにバリヤ金属２の側面が露出して
いることからショットキバリヤ型ダイオードの信頼性が
低下してしまうという問題点がある。
うにエツチング処理によってバリヤ金属２を所定形状に
形成した後に、第８図に示すように金属電極層３を蒸着
するものであるから、前記エツチング処理工程等におい
て前記バリヤ金属表面が酸化したりあるいは不純物が付
着したりして金属電極層３との蒸着性が悪くなり、さら
には第９図に示すようにバリヤ金属２の側面が露出して
いることからショットキバリヤ型ダイオードの信頼性が
低下してしまうという問題点がある。
また、上記製造工程において、例えばワイヤボンディン
グ等により前記金属電極３に外力が加わった際に前記金
属電極３が前記バリヤ金属２よりはがれてしまうという
問題点があり、これが、ショットキバリヤ型ダイオード
の歩留り低下の原因となっている。
グ等により前記金属電極３に外力が加わった際に前記金
属電極３が前記バリヤ金属２よりはがれてしまうという
問題点があり、これが、ショットキバリヤ型ダイオード
の歩留り低下の原因となっている。
［発明の目的］
本発明は上記事情に鑑みて成されたものであり、ソノ目
的とするところは、信頼性の高いショットキバリヤ型ダ
イオードを提供すると共に、歩ｔｉｌｌヲ向上すること
のできるショットキバリヤ型ダイオードのｆＪｍ方法を
提供することにある。
的とするところは、信頼性の高いショットキバリヤ型ダ
イオードを提供すると共に、歩ｔｉｌｌヲ向上すること
のできるショットキバリヤ型ダイオードのｆＪｍ方法を
提供することにある。
［発明の概要１
上記目的を達成するための本発明の概要は、バリヤ金属
に接合すると共に、前記バリヤ金属の外縁側における半
導体基板上の絶縁膜に接合する金属電極を具備すること
を特徴とし、ショットキバリヤ型ダイオードの信頼性の
向上を図ったものであり、また、ショットキバリヤ型ダ
イオードを製造するにあたり、半導体基板上の絶縁膜の
窓開けを行ってバリヤ金属を蒸着する第１の工程と、第
１の工程より蒸着されたバリヤ金属及び第１の金ｆｆ１
Ｊｌをエツチング処理により所定形状に形成し半導体基
板上の絶縁膜を露出する第２の工程と、第２の工程によ
り形成された第１の金属層及び露出された半導体基板上
の絶縁膜面を含んで第２の金属層を蒸着することにより
金属電極を形成する第３の工程とを有することを特徴と
し、歩留りの向上を図ったものである。
に接合すると共に、前記バリヤ金属の外縁側における半
導体基板上の絶縁膜に接合する金属電極を具備すること
を特徴とし、ショットキバリヤ型ダイオードの信頼性の
向上を図ったものであり、また、ショットキバリヤ型ダ
イオードを製造するにあたり、半導体基板上の絶縁膜の
窓開けを行ってバリヤ金属を蒸着する第１の工程と、第
１の工程より蒸着されたバリヤ金属及び第１の金ｆｆ１
Ｊｌをエツチング処理により所定形状に形成し半導体基
板上の絶縁膜を露出する第２の工程と、第２の工程によ
り形成された第１の金属層及び露出された半導体基板上
の絶縁膜面を含んで第２の金属層を蒸着することにより
金属電極を形成する第３の工程とを有することを特徴と
し、歩留りの向上を図ったものである。
［発明の実施例］
以下、本発明を実施例により具体的に説明する。
第１図は本発明の一実施例たるショットキバリヤ型ダイ
オードの断面図であり、また第２図乃至第４図はその製
造工程を示す断面図である。
オードの断面図であり、また第２図乃至第４図はその製
造工程を示す断面図である。
尚、第１図乃至第４図において第５図乃至第９図に示す
のと同一機能を有するものには同一符号を付しである。
のと同一機能を有するものには同一符号を付しである。
第１図において本実施例たるショットキバリヤ型ダイオ
ードが従来（第９図）のものと異なるのは、バリヤ金属
（例えばモリブデン）２に接合すると共に、前記バリヤ
金属２の外縁側における半導体基板１ａ上の酸化膜１ｂ
に接合する金属電極４を具備する点である。
ードが従来（第９図）のものと異なるのは、バリヤ金属
（例えばモリブデン）２に接合すると共に、前記バリヤ
金属２の外縁側における半導体基板１ａ上の酸化膜１ｂ
に接合する金属電極４を具備する点である。
ここに、前記金属電極４は、前記バリヤ金属２に蒸着さ
れた第１の金属（例えばアルミニウム）層４ａと、この
第１の金属層４ａ及び前記半導体基板１ａの酸化膜１ｂ
を含んで蒸着された第２の金属（例えばアルミニウム）
層４ｂとを有して成る。
れた第１の金属（例えばアルミニウム）層４ａと、この
第１の金属層４ａ及び前記半導体基板１ａの酸化膜１ｂ
を含んで蒸着された第２の金属（例えばアルミニウム）
層４ｂとを有して成る。
以上のように構成すれば、酸化膜とアルミニウムとの蒸
着性が非常に良いことから、バリヤ金属２と金属電極４
との蒸着は酸化膜１ｂと第２の金属層４ｂとの蒸着によ
り補強されることになり、しかも第２の金属層４ｂによ
りバリヤ金属２の側面が完全に覆われることから、ショ
ットキバリヤ型ダイオードの信頼性が向上する。
着性が非常に良いことから、バリヤ金属２と金属電極４
との蒸着は酸化膜１ｂと第２の金属層４ｂとの蒸着によ
り補強されることになり、しかも第２の金属層４ｂによ
りバリヤ金属２の側面が完全に覆われることから、ショ
ットキバリヤ型ダイオードの信頼性が向上する。
さらに、詳しくは後述するようにエツチング工程前にバ
リヤ金属２に第１の金属層４ａを蒸着することにより、
バリヤ金属２と第１の金属ＪＩ４ａとの密着性は一層向
上し、しかも第１．第２の金属層４ａ、４ｂ間は同一金
属同志の蒸着であり密着性に優れることから、バリヤ金
属２と金属電極４との蒸着による強度は増大する。
リヤ金属２に第１の金属層４ａを蒸着することにより、
バリヤ金属２と第１の金属ＪＩ４ａとの密着性は一層向
上し、しかも第１．第２の金属層４ａ、４ｂ間は同一金
属同志の蒸着であり密着性に優れることから、バリヤ金
属２と金属電極４との蒸着による強度は増大する。
次に、上述したショットキバリヤ型ダイオードの製造方
法について説明する。
法について説明する。
先ず、第５図に示すように窓開けを行った酸化膜１ｂを
有する半導体基板１ａを真空Ｍ着装置内にて３００℃〜
３５０℃に加熱し、第２図に示すようにバリヤ金属２を
５００ＯＡ真空蒸着した接、この真空状態を維持しつつ
半導体基板１ａの温度を１２０℃に迄低下させて第１の
金属層４ａを５０００＾真空蒸着する（第１の工程）。
有する半導体基板１ａを真空Ｍ着装置内にて３００℃〜
３５０℃に加熱し、第２図に示すようにバリヤ金属２を
５００ＯＡ真空蒸着した接、この真空状態を維持しつつ
半導体基板１ａの温度を１２０℃に迄低下させて第１の
金属層４ａを５０００＾真空蒸着する（第１の工程）。
次に、上記第１の工程により蒸着されたバリヤ金属２及
び第１の金属層４ａをエツチング処理することにより例
えば第３図に示すような所定の形状に形成する（第２の
工程）。このエツチング処理により半導体基板１ａ上の
酸化膜１ｂ面が露出される。
び第１の金属層４ａをエツチング処理することにより例
えば第３図に示すような所定の形状に形成する（第２の
工程）。このエツチング処理により半導体基板１ａ上の
酸化膜１ｂ面が露出される。
そして、第４図に示すように、上記第２の工程により形
成された第１の金属層４ａ、バリヤ金属２及び半導体基
板１ａ上の酸化膜１ｂ而を含んで第２の金属Ｍ４ｂを７
μｍ真空Ｍ者しく第３の工程）、再びエツチング処理す
ることにより第１に示すように前記第２の金属層４ｂの
縁辺を所定形状に形成する。
成された第１の金属層４ａ、バリヤ金属２及び半導体基
板１ａ上の酸化膜１ｂ而を含んで第２の金属Ｍ４ｂを７
μｍ真空Ｍ者しく第３の工程）、再びエツチング処理す
ることにより第１に示すように前記第２の金属層４ｂの
縁辺を所定形状に形成する。
以上説明した製造工程にあっては、真空蒸着装置内にて
バリヤ金属２を真空蒸着した後、この真空状態を維持し
つつ前記バリヤ金属２に第１の金属層４ａを真空蒸着し
、その後にエツチング処理を行うものであり、従来のよ
うにエツチング処理した後にバリヤ金属２に金属電極３
（アルミニウム）を蒸着するものではないから、バリヤ
金ｊＩ２の表面が酸化したりあるいは不純物が付着した
りすることがなく、この結果、前記バリヤ金属２への前
記第１の金属層４ａの蒸着性は優れたものとなり、しか
も、第１．第２の金属層４ａ、４ｂ間は同一金属（例え
ばアルミニウム）同志の蒸着であるから密着性に優れ、
さらに、前記第２の金属層４ｂが前記バリヤ金属２の外
縁側における酸化ｇ！１ｂに密着性良く蒸着されている
ことから、例えばワイヤボンディング等により金属電極
４に外力が加わったとしてもそれにより前記金属電極４
が前記バリヤ金属２よりはがれてしまうことはない。
バリヤ金属２を真空蒸着した後、この真空状態を維持し
つつ前記バリヤ金属２に第１の金属層４ａを真空蒸着し
、その後にエツチング処理を行うものであり、従来のよ
うにエツチング処理した後にバリヤ金属２に金属電極３
（アルミニウム）を蒸着するものではないから、バリヤ
金ｊＩ２の表面が酸化したりあるいは不純物が付着した
りすることがなく、この結果、前記バリヤ金属２への前
記第１の金属層４ａの蒸着性は優れたものとなり、しか
も、第１．第２の金属層４ａ、４ｂ間は同一金属（例え
ばアルミニウム）同志の蒸着であるから密着性に優れ、
さらに、前記第２の金属層４ｂが前記バリヤ金属２の外
縁側における酸化ｇ！１ｂに密着性良く蒸着されている
ことから、例えばワイヤボンディング等により金属電極
４に外力が加わったとしてもそれにより前記金属電極４
が前記バリヤ金属２よりはがれてしまうことはない。
従って、本実施例たる製造方法によれば、歩留りを大幅
に改善することができ、ショットキバリヤ型ダイオード
の価格低下に寄与すること大である。
に改善することができ、ショットキバリヤ型ダイオード
の価格低下に寄与すること大である。
以上、本発明に係るショットキバリヤ型ダイオード及び
その製造方法の一実施例について説明したが、本発明は
上記実施例に限定されるものではなく、本発明の要旨の
範囲内で適宜に変形実施が可能であるのはいうまでもな
い。
その製造方法の一実施例について説明したが、本発明は
上記実施例に限定されるものではなく、本発明の要旨の
範囲内で適宜に変形実施が可能であるのはいうまでもな
い。
［発明の効果１
以上詳述したように本発明によれば、信頼性の高いショ
ットキバリヤ型ダイオードを提供することができると共
に、歩留りを向上することができ、製品の価格低下に寄
与するところのショットキバリヤ型ダイオードの製造方
法を提供することができる。
ットキバリヤ型ダイオードを提供することができると共
に、歩留りを向上することができ、製品の価格低下に寄
与するところのショットキバリヤ型ダイオードの製造方
法を提供することができる。
第１図は本発明の一実施例たるショットキバリヤ型ダイ
オードの断面図、第２図乃至第４図はその製造工程を示
す断面図、第５図乃至第９図は従来のショットキバリヤ
型ダイオードの製造工程を示す断面図である。 １ａ・・・半導体基板、１ｂ・・・酸化膜（絶縁膜）、
２・・・バリヤ金属、４・・・金属電極、４ａ。・・第
１の金属層、４ｂ・・・第２の金属層。 弔 １ 図 ｃ 第３図 第４図
オードの断面図、第２図乃至第４図はその製造工程を示
す断面図、第５図乃至第９図は従来のショットキバリヤ
型ダイオードの製造工程を示す断面図である。 １ａ・・・半導体基板、１ｂ・・・酸化膜（絶縁膜）、
２・・・バリヤ金属、４・・・金属電極、４ａ。・・第
１の金属層、４ｂ・・・第２の金属層。 弔 １ 図 ｃ 第３図 第４図
Claims (6)
- （１）半導体基板にバリヤ金属を蒸着して成るショット
キバリヤ型ダイオードにおいて、前記バリヤ金属に接合
すると共に、前記バリヤ金属の外縁側における前記半導
体基板上の絶縁膜に接合する金属電極を具備することを
特徴とするショットキバリヤ型ダイオード。 - （２）前記バリヤ金属はモリブデンである特許請求の範
囲第１項に記載のショットキバリヤ型ダイオード。 - （３）前記金属電極はアルミニウムである特許請求の範
囲第１項又は第２項に記載のショットキバリヤ型ダイオ
ード。 - （４）バリヤ金属に接合する共に、前記バリヤ金属の外
縁側における半導体基板の絶縁膜に接合する金属電極を
具備するショットキバリヤ型ダイオードを製造するにあ
たり、半導体基板上の絶縁膜窓開けを行ってバリヤ金属
を蒸着すると共にこのバリヤ金属に第１の金属層を蒸着
する第１の工程と、第１の工程により蒸着されたバリヤ
金属及び第１の金属層をエッチング処理により所定形状
に形成し半導体基板上の絶縁膜を露出する第２の工程と
、第２の工程より形成された第１の金属及び露出された
半導体基板上の絶縁膜面を含んで第２の金属層を蒸着す
ることにより前記金属電極を形成する第３の工程とを有
することを特徴とするショットキバリヤ型ダイオードの
製造方法。 - （５）前記バリヤ金属はモリブデンである特許請求の範
囲第４項に記載のショットキバリヤ型ダイオードの製造
方法。 - （６）前記第１、第２の金属層はアルミニウムである特
許請求の範囲第４項又は第５項に記載のショットキバリ
ヤ型ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP725885A JPS61166070A (ja) | 1985-01-17 | 1985-01-17 | シヨツトキバリヤ型ダイオ−ド及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP725885A JPS61166070A (ja) | 1985-01-17 | 1985-01-17 | シヨツトキバリヤ型ダイオ−ド及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166070A true JPS61166070A (ja) | 1986-07-26 |
Family
ID=11661001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP725885A Pending JPS61166070A (ja) | 1985-01-17 | 1985-01-17 | シヨツトキバリヤ型ダイオ−ド及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166070A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
-
1985
- 1985-01-17 JP JP725885A patent/JPS61166070A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1982003727A1 (en) | Method of making a semiconductor device having a projecting,plated electrode | |
| JPH1012507A (ja) | ろう材料層を有する半導体基体 | |
| JPH07326618A (ja) | 配線構造およびその製造方法 | |
| US4310569A (en) | Method of adhesion of passivation layer to gold metalization regions in a semiconductor device | |
| JPS59117115A (ja) | 半導体装置の製造方法 | |
| JPS61166070A (ja) | シヨツトキバリヤ型ダイオ−ド及びその製造方法 | |
| JPH06224200A (ja) | 集積半導体デバイスおよび集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JPH06104424A (ja) | ショットキバリヤ型ダイオード及びその製造方法 | |
| JP2530932B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS62122279A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62136018A (ja) | 半導体装置の製造方法 | |
| JPS60113954A (ja) | 半導体基板とヒ−トシンクとの固着方法 | |
| JPH05243323A (ja) | 半導体装置およびその製造方法 | |
| JPS61111580A (ja) | 薄膜の積層接着方法 | |
| JPS59139647A (ja) | 半導体装置の製造方法 | |
| JPH067575B2 (ja) | 多層配線法 | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JP2530933B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS5831561A (ja) | 半導体装置の製造方法 | |
| JP2000150418A (ja) | 半導体装置及びその製造方法 | |
| JPH01318240A (ja) | 半導体装置の製造方法 | |
| JPH05136198A (ja) | 半導体装置 | |
| JPS62219934A (ja) | 半導体装置 |