JPS6116519A - 集積回路の試験方法 - Google Patents
集積回路の試験方法Info
- Publication number
- JPS6116519A JPS6116519A JP59137739A JP13773984A JPS6116519A JP S6116519 A JPS6116519 A JP S6116519A JP 59137739 A JP59137739 A JP 59137739A JP 13773984 A JP13773984 A JP 13773984A JP S6116519 A JPS6116519 A JP S6116519A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- test
- integrated circuit
- test chip
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は内部論理をモニタできる集積回路、特に大規模
集積回路（ＬＳＩ）の試験方法に関するものである。
集積回路（ＬＳＩ）の試験方法に関するものである。
ＬＳＩを設計して、１回の試作で動作することは少なく
、障害がでる度にＬＳＩチップの動作解析をして原因を
究明する必要がある。そのため゛には入出力端子以外に
内部ノードの情報が必要であり、内部ノードに調査用の
パッドを設け、ここにプローバを接触してロジツク・ア
ナライザやシンクロスコープ等で内部論理を見るのが一
番効果的な障害発見法である。
、障害がでる度にＬＳＩチップの動作解析をして原因を
究明する必要がある。そのため゛には入出力端子以外に
内部ノードの情報が必要であり、内部ノードに調査用の
パッドを設け、ここにプローバを接触してロジツク・ア
ナライザやシンクロスコープ等で内部論理を見るのが一
番効果的な障害発見法である。
従来は上記のように内部ノードに調査用のバ・ノドを設
けていたが、ここにプローバを接触させると負荷が大き
くなり二正常な動作が損なわれてしまい、特に高速動作
の回路では負荷が大きすぎると、例えば本来立ち上がる
べき波形が立ち上がらない等、中が全く見えなくなる。
けていたが、ここにプローバを接触させると負荷が大き
くなり二正常な動作が損なわれてしまい、特に高速動作
の回路では負荷が大きすぎると、例えば本来立ち上がる
べき波形が立ち上がらない等、中が全く見えなくなる。
このために内部ノードとテスタ間にバッファアンプを挿
入することが考えられる。
入することが考えられる。
バッファアンプは内部ノードの動作特性を損なわないで
、内部ノードの信号を増幅して外側のテスタを駆動でき
るようにするものである。従って内部ノードから見たイ
ンピーダンスが十分大きく、テスタに対する駆動能力を
十分にもつことが要求される。
、内部ノードの信号を増幅して外側のテスタを駆動でき
るようにするものである。従って内部ノードから見たイ
ンピーダンスが十分大きく、テスタに対する駆動能力を
十分にもつことが要求される。
つぎにバッファアンプの挿入位置について検討すると、
ｉ、テスタ側に挿入
この場合はプローバからバッファアンプまでの静電容量
が大きくなり、内部ノードに大きな負荷がぶら下がるこ
とになり、都合が悪い。
が大きくなり、内部ノードに大きな負荷がぶら下がるこ
とになり、都合が悪い。
ｉｉ 、チップ内に挿入
チップ内に余分の回路が内蔵され、チップ・サイズが大
きくなり、信転性の面でも不利である。
きくなり、信転性の面でも不利である。
以上の結果よりバッファアンプはプローバと内部ノード
間に設け、しかもチップ外に出すことが望ましいことが
分かる。
間に設け、しかもチップ外に出すことが望ましいことが
分かる。
内部ノードを実動作に近い状態で観測するためにバッフ
ァアンプ等試験補助回路を挿入しようとすると、上記の
ようにバッファアンプはプローバと内部ノード間に設け
、しかもチップ外に出すことが望ましいという一見実現
不可能な要求を充たすことである。
ァアンプ等試験補助回路を挿入しようとすると、上記の
ようにバッファアンプはプローバと内部ノード間に設け
、しかもチップ外に出すことが望ましいという一見実現
不可能な要求を充たすことである。
上記問題点の解決は、試験補助回路を搭載したテストチ
ップを集積回路のチップ上に載せ、該試験補助回路の端
子と集積回路の内部ノードを接続して該集積回路の試験
を行う本発明による集積回路の試験方法により達成され
る。
ップを集積回路のチップ上に載せ、該試験補助回路の端
子と集積回路の内部ノードを接続して該集積回路の試験
を行う本発明による集積回路の試験方法により達成され
る。
本発明によれば、テストチップ上に設けられたバッファ
アンプの入力端子はプローハを経由することなく直接調
査用内部ノードに接続されるため、負荷が大きくならず
、内部ノードを実動作に近い状態で観測できる。バッフ
ァアンプの出力はテストチップ上に設けられたプローブ
用パッド、プローバを経由してテスタに接続される。
アンプの入力端子はプローハを経由することなく直接調
査用内部ノードに接続されるため、負荷が大きくならず
、内部ノードを実動作に近い状態で観測できる。バッフ
ァアンプの出力はテストチップ上に設けられたプローブ
用パッド、プローバを経由してテスタに接続される。
第１図は本発明を実施する際の、テストチップ付集積回
路の断面図を示す。
路の断面図を示す。
図において、ＬＳＩチップ１の上で調査用内部ノードに
バンプ２を作る。一方テストチンプ３に試験補助回路４
を形成して、その入力端子はスルーホールを経由してテ
ストチップ３の裏面に導かれバンプ５に接続され、出力
端子はプローブ用パッド６に接続される。
バンプ２を作る。一方テストチンプ３に試験補助回路４
を形成して、その入力端子はスルーホールを経由してテ
ストチップ３の裏面に導かれバンプ５に接続され、出力
端子はプローブ用パッド６に接続される。
テストチップ３をＬＳＩチップ１の上に重ねて、バンプ
２と５をポンディングする。
２と５をポンディングする。
第２図は本発明の第１の実施例を示すテストチップ付集
積回路のブロック図である。
積回路のブロック図である。
図において、テストチップ２は鎖線で示す。調査用内部
ノードからの信号はバンプ２と５を経由して試験補助回
路４としてのバッファアンプに入り、その出力はプロー
ブ用パッド６に接触接続されたプローバを経てテスタ７
に接続される。
ノードからの信号はバンプ２と５を経由して試験補助回
路４としてのバッファアンプに入り、その出力はプロー
ブ用パッド６に接触接続されたプローバを経てテスタ７
に接続される。
第３図は本発明の第２の実施例を示すテストチップ付集
積回路のブロック図である。
積回路のブロック図である。
図において、試験補助回路４はＬＳＩの内部ノード信号
の他に同期信号をバンプ２と５を経由して取り込み、一
定期間だけゲーティングして内部ノード信号を観測でき
る。
の他に同期信号をバンプ２と５を経由して取り込み、一
定期間だけゲーティングして内部ノード信号を観測でき
る。
一般に障害発見法として、
ｉ、まず内部ノードの動作状態を素通しで見る、即ちあ
りのままの状態を観測するが、この場合１よ余りにも種
々の情報が入るので返って判断がし難（なる。
りのままの状態を観測するが、この場合１よ余りにも種
々の情報が入るので返って判断がし難（なる。
ｉｉ、ウィンドーをかける。時系列上の信号に成る同期
をかけて、特定の期間だけ見る。
をかけて、特定の期間だけ見る。
以上の順序で見る場合が多いが、この実施例は上記ｉｉ
、の場合に相当する。
、の場合に相当する。
この例においてもＬＳＩの同期信号の試験補助回路４へ
の取り込みは、バンプ２と５を経由して簡単に行え、か
つ電気的影響を軽減できる。
の取り込みは、バンプ２と５を経由して簡単に行え、か
つ電気的影響を軽減できる。
第４図は本発明の第３の実施例を示すテストチップ付集
積回路のブロック図である。
積回路のブロック図である。
図において、試験補助回路４としてレジスタを多数図示
のように接続し、内部ノードよりの信号を順次下側のレ
ジスタに落として一旦蓄積し、後から呼び出してプロー
ブ用パッド６より信号の時系列上の変化を見ることがで
きる。
のように接続し、内部ノードよりの信号を順次下側のレ
ジスタに落として一旦蓄積し、後から呼び出してプロー
ブ用パッド６より信号の時系列上の変化を見ることがで
きる。
ＬＳＩチップには必要最低限の試験回路が入っているが
、以上の第１乃至第３の実施例に示されるような試験補
助回路４は、ＬＳＩチップに吸収させると面積的に不利
であるので、十分な余裕スペースをもつテストチップに
吸収する。
、以上の第１乃至第３の実施例に示されるような試験補
助回路４は、ＬＳＩチップに吸収させると面積的に不利
であるので、十分な余裕スペースをもつテストチップに
吸収する。
試作段階で、以上の実施例に示されるような試験を行い
十分デバグした後、設計を固定して集積回路の製造に入
る。従って製品は、試作段階でテストチップに載せた試
験補助回路の分だけチップ・サイズの節約が可能である
。
十分デバグした後、設計を固定して集積回路の製造に入
る。従って製品は、試作段階でテストチップに載せた試
験補助回路の分だけチップ・サイズの節約が可能である
。
以上詳細に説明したように本発明によれば、内部ノード
を実動作に近い状態で観測でき、電気的影響を受けない
で各種の試験補助回路をテスト、チップに吸収でき、チ
ップ・サイズの節約が可能である。
を実動作に近い状態で観測でき、電気的影響を受けない
で各種の試験補助回路をテスト、チップに吸収でき、チ
ップ・サイズの節約が可能である。
集積回路の断面図、
第２図は本発明の第１の実施例を示すテストチップ付集
積回路のブロック図、 第３図は本発明の第２の実施例を示すテストチップ付集
積回路のブロック図、 第４図は本発明の第３の実施例を示すテストチップ付集
積回路のブロック図である。
積回路のブロック図、 第３図は本発明の第２の実施例を示すテストチップ付集
積回路のブロック図、 第４図は本発明の第３の実施例を示すテストチップ付集
積回路のブロック図である。
図において、
１はＬＳＩチップ、 ２，５はバンプ、３はテス
トチップ、 ４は試験補助回路、６はプローブ用
パッド、 ７はテスタを示す。
トチップ、 ４は試験補助回路、６はプローブ用
パッド、 ７はテスタを示す。
？−２回
峯３凹
￥−４町
Claims (1)
- 試験補助回路を搭載したテストチップを集積回路のチッ
プ上に載せ、該試験補助回路の端子と集積回路の内部ノ
ードを接続して該集積回路の試験を行うことを特徴とす
る集積回路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137739A JPS6116519A (ja) | 1984-07-03 | 1984-07-03 | 集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137739A JPS6116519A (ja) | 1984-07-03 | 1984-07-03 | 集積回路の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116519A true JPS6116519A (ja) | 1986-01-24 |
Family
ID=15205694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137739A Pending JPS6116519A (ja) | 1984-07-03 | 1984-07-03 | 集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429345A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | フラットディスプレイの検査方法 |
| JPH08304459A (ja) * | 1995-04-28 | 1996-11-22 | Nec Corp | 半導体ウェハ測定治具 |
-
1984
- 1984-07-03 JP JP59137739A patent/JPS6116519A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429345A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | フラットディスプレイの検査方法 |
| JPH08304459A (ja) * | 1995-04-28 | 1996-11-22 | Nec Corp | 半導体ウェハ測定治具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7568141B2 (en) | Method and apparatus for testing embedded cores | |
| JP2513904B2 (ja) | テスト容易化回路 | |
| US5929650A (en) | Method and apparatus for performing operative testing on an integrated circuit | |
| US8736291B2 (en) | Methods for defect testing of externally accessible integrated circuit interconnects | |
| JPS6256528B2 (ja) | ||
| WO2002057802A1 (en) | Input/output continuity test mode circuit | |
| JPS6116519A (ja) | 集積回路の試験方法 | |
| JPH0862294A (ja) | 半導体装置及び半導体装置のテスト方法 | |
| JP2812303B2 (ja) | Ｔａｂテープ半導体装置 | |
| JP2005109086A (ja) | 半導体装置 | |
| JP3094969B2 (ja) | 半導体装置用試験方法及び装置 | |
| JPH01129432A (ja) | 集積回路 | |
| JP2003520967A (ja) | 構成可能なバウンダリ・スキャン・パスを有するプリント回路アセンブリ | |
| JPH0517667Y2 (ja) | ||
| Garcia et al. | Self-timed boundary-scan cells for multi-chip module test | |
| JPH09186418A (ja) | バウンダリスキャンテストにおけるプリント配線板の接続構造 | |
| KR20030026207A (ko) | 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치 | |
| JPS6235644A (ja) | 半導体装置 | |
| JPS61187675A (ja) | 半導体装置 | |
| JPH08201487A (ja) | 検査方法及び検査回路 | |
| JPH10253715A (ja) | 半導体試験装置診断用回路および半導体試験方法 | |
| JPH05315411A (ja) | テストヘッド | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JPH03293572A (ja) | 基板部品検査回路 | |
| JPH0566248A (ja) | ３ステート回路のピンスキヤンイン方式 |