JPS61163652A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61163652A JPS61163652A JP60004597A JP459785A JPS61163652A JP S61163652 A JPS61163652 A JP S61163652A JP 60004597 A JP60004597 A JP 60004597A JP 459785 A JP459785 A JP 459785A JP S61163652 A JPS61163652 A JP S61163652A
- Authority
- JP
- Japan
- Prior art keywords
- package
- leads
- lead
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、電子部品（半導体素子、ＩＣ，ＬＳＩ等）
を封入するパッケージの形状を改善した半導体装置に関
する。
を封入するパッケージの形状を改善した半導体装置に関
する。
半導体素子やｔＣを湿気・熱・ホコリや有害物など外部
雰囲気から保護し、電気的な絶縁性を保ち、機械的な破
損を防止する目的で、種々の封止材料によるパッケージ
ングが行われている。これら封止材料の中でも、低価格
という点から、樹脂が使われることが多い。この樹脂と
してはエポキシ樹脂、シリコーン樹脂、アルキッド樹脂
、フェノール樹脂等の熱硬化性樹脂や、ポリフェニレン
オキサイド、ポリエーテルサルホン、ポリサルホン、フ
ェノキシ樹脂、ポリアセタールなどのエーテル系樹脂、
ポリエチレンテレフタレート、ポリブチレンテレフタレ
ーロポリアリレートなどのエステル系樹脂、ポリカーボ
ネートなどの炭酸エステル系樹脂、ポリアミド系樹脂の
中でも吸水率の低いもの、ポリフェニレンサルファイド
（以下ＰＰＳと略す）などの熱可塑性樹脂が用いられて
いる。
雰囲気から保護し、電気的な絶縁性を保ち、機械的な破
損を防止する目的で、種々の封止材料によるパッケージ
ングが行われている。これら封止材料の中でも、低価格
という点から、樹脂が使われることが多い。この樹脂と
してはエポキシ樹脂、シリコーン樹脂、アルキッド樹脂
、フェノール樹脂等の熱硬化性樹脂や、ポリフェニレン
オキサイド、ポリエーテルサルホン、ポリサルホン、フ
ェノキシ樹脂、ポリアセタールなどのエーテル系樹脂、
ポリエチレンテレフタレート、ポリブチレンテレフタレ
ーロポリアリレートなどのエステル系樹脂、ポリカーボ
ネートなどの炭酸エステル系樹脂、ポリアミド系樹脂の
中でも吸水率の低いもの、ポリフェニレンサルファイド
（以下ＰＰＳと略す）などの熱可塑性樹脂が用いられて
いる。
種々の特性が要求されるパッケージで特に樹脂を封止材
料として用いたパッケージに対して最も強い要求は、耐
湿信頼性の向上である。半導体素子やＩＣへの水分の浸
入には、パッケージ中を伝わってくるバルク吸湿と、パ
ッケージとリードとの界面を伝わってくる界面吸湿とが
ある。バルク吸湿を低下させる目的で、フィラーと樹脂
の密着性を良くするため、フィラーのカップリング剤処
理がある。界面吸湿を低下させる目的で、パッケージと
リードとの密着性を良くするため、樹脂自身の変性、金
型に塗布する離型剤の選択などがある。ところが、パッ
ケージとリードとの密着性を向上させると、パッケージ
と金型との離型性が悪くなる３発生したパリの除去が困
難になる等の問題が生じ、問題解決は簡単なものではな
がった。
料として用いたパッケージに対して最も強い要求は、耐
湿信頼性の向上である。半導体素子やＩＣへの水分の浸
入には、パッケージ中を伝わってくるバルク吸湿と、パ
ッケージとリードとの界面を伝わってくる界面吸湿とが
ある。バルク吸湿を低下させる目的で、フィラーと樹脂
の密着性を良くするため、フィラーのカップリング剤処
理がある。界面吸湿を低下させる目的で、パッケージと
リードとの密着性を良くするため、樹脂自身の変性、金
型に塗布する離型剤の選択などがある。ところが、パッ
ケージとリードとの密着性を向上させると、パッケージ
と金型との離型性が悪くなる３発生したパリの除去が困
難になる等の問題が生じ、問題解決は簡単なものではな
がった。
また、パッケージングされた半導体装置は、リードの後
加工工程およびマーキング工程に送られるが、これらの
工程でリードが変形することがあり、手直しする必要が
あった。
加工工程およびマーキング工程に送られるが、これらの
工程でリードが変形することがあり、手直しする必要が
あった。
以上の点に鑑みて、この発明は、耐湿信頼性に優れ、か
つ、パッケージング後の工程において発生していたリー
ド変形を防止することを可能とする半導体装置を提供す
ることを目的とする。
つ、パッケージング後の工程において発生していたリー
ド変形を防止することを可能とする半導体装置を提供す
ることを目的とする。
前記の目的を達成するため、この発明は、電子部品がパ
ッケージで封入され、このパッケージがらり一部が突き
出た半導体装置において、パッケージがリードの突き出
た線上でリードを覆うようにして外側に張り出している
ことを特徴とする半導体装置をその要旨とする。以下に
これを、その一実施例をあられす図面に基づいて詳しく
説明する。
ッケージで封入され、このパッケージがらり一部が突き
出た半導体装置において、パッケージがリードの突き出
た線上でリードを覆うようにして外側に張り出している
ことを特徴とする半導体装置をその要旨とする。以下に
これを、その一実施例をあられす図面に基づいて詳しく
説明する。
第１図および第２図にみるように、この半導体装置は、
電子部品１とリード２を備えている。電子部品ｌの電極
とり一部２とはボンディングワイヤ３によって電気的に
繋がれている。電子部品ｌは樹脂４で封止されている。
電子部品１とリード２を備えている。電子部品ｌの電極
とり一部２とはボンディングワイヤ３によって電気的に
繋がれている。電子部品ｌは樹脂４で封止されている。
さらに、樹脂封止された電子部品は、シート状パッケー
ジ５で封入されている。リード２は、パッケージ５がら
突き出ており、突き出た部分が途中で折り曲げられてい
る。パッケージ５は、２枚の樹脂シートをリード２の突
き出た線上を挟んで組み合わせて作ら軌ている。パッケ
ージ５には、リード２の突き出た線上において、リード
２を覆うようにして外側に張り出したつば６が形成され
ている。第３図および第４図に半導体装置の従来例を示
す。図にみるように、従来例のパッケージ７には、つば
が形成されていなかった。この発明にかかる半導体装置
の実施例と従来例とを比較すると、実施例の半導体装置
は、リードがパッケージのっぽによって補強されている
。そのため、リードが変形しにくい。
ジ５で封入されている。リード２は、パッケージ５がら
突き出ており、突き出た部分が途中で折り曲げられてい
る。パッケージ５は、２枚の樹脂シートをリード２の突
き出た線上を挟んで組み合わせて作ら軌ている。パッケ
ージ５には、リード２の突き出た線上において、リード
２を覆うようにして外側に張り出したつば６が形成され
ている。第３図および第４図に半導体装置の従来例を示
す。図にみるように、従来例のパッケージ７には、つば
が形成されていなかった。この発明にかかる半導体装置
の実施例と従来例とを比較すると、実施例の半導体装置
は、リードがパッケージのっぽによって補強されている
。そのため、リードが変形しにくい。
また、リードがつばの分だけ長く、パッケージおよび封
止樹脂と密着しているため、界面吸湿を低下させること
ができるのである。
止樹脂と密着しているため、界面吸湿を低下させること
ができるのである。
この発明にかかるパッケージの材料は、前述した従来の
ものでよい。パッケージ形状は、リードの突き出た線上
において、リードを挟むようにして外側に張り出してい
ればよく、内部の形状には特に限定されない。たとえば
、パッケージ内部は、中空になっていてもよく、パッケ
ージ樹脂または、その他のもので充填されていてもよい
。パッケージ内が中空になっている場合には、その中空
部に気体が封入されていてもよい。封入される気体の種
類は特に限定されないが、信頼性を高めるという点から
は、不活性ガスが好ましく、また、ゴミ、はこり、浮遊
粉塵などのない清浄で、かつ、乾燥した（絶対湿度の低
い）気体が好ましく、さらに信頼性を高めるという点か
らは、そのような不活性ガスが好ましい。また、パッケ
ージの製法も特に限定されない。
ものでよい。パッケージ形状は、リードの突き出た線上
において、リードを挟むようにして外側に張り出してい
ればよく、内部の形状には特に限定されない。たとえば
、パッケージ内部は、中空になっていてもよく、パッケ
ージ樹脂または、その他のもので充填されていてもよい
。パッケージ内が中空になっている場合には、その中空
部に気体が封入されていてもよい。封入される気体の種
類は特に限定されないが、信頼性を高めるという点から
は、不活性ガスが好ましく、また、ゴミ、はこり、浮遊
粉塵などのない清浄で、かつ、乾燥した（絶対湿度の低
い）気体が好ましく、さらに信頼性を高めるという点か
らは、そのような不活性ガスが好ましい。また、パッケ
ージの製法も特に限定されない。
つぎに、実施例と比較例を示すが、この発明は、この実
施例に限定されるものではない。
施例に限定されるものではない。
（実施例）
リードフレームに実装されたアルミ蒸着によるクシ型ア
ルミ配線モデル素子を、樹脂封止後、０゜６ｆｌ厚のＰ
ＰＳシートで上下から溶融封止して第１図にみるような
半導体装置を得た。この半導体装置を用いて、プレッシ
ャクツカー１３３℃で耐湿加速寿命試験を行った。その
結果、７００時間からオープン不良（断線のこと）が発
生しはじめ、１ｏｏｏ時間での不良率は、１５％であっ
た。
ルミ配線モデル素子を、樹脂封止後、０゜６ｆｌ厚のＰ
ＰＳシートで上下から溶融封止して第１図にみるような
半導体装置を得た。この半導体装置を用いて、プレッシ
ャクツカー１３３℃で耐湿加速寿命試験を行った。その
結果、７００時間からオープン不良（断線のこと）が発
生しはじめ、１ｏｏｏ時間での不良率は、１５％であっ
た。
また、パッケージング後の工程を経てもリードの変形が
無く、リードの変形手直しの必要もなかった。
無く、リードの変形手直しの必要もなかった。
（比較例１）
ＰＰＳ樹脂をベースとした封止成形材料で、リードフレ
ームに実装されたクシ型アルミ配線モデル素子を、射出
成形で封止して、第２図にみるような半導体装置を得た
。この半導体装置を用いて、実施例と同じ試験を行った
ところ、７００時間よりオープン不良が発生し、１００
０時間での不良率は３５％であった。パッケージング後
の工程において、一部のものにリード変形が生じ、手直
しする必要があった。
ームに実装されたクシ型アルミ配線モデル素子を、射出
成形で封止して、第２図にみるような半導体装置を得た
。この半導体装置を用いて、実施例と同じ試験を行った
ところ、７００時間よりオープン不良が発生し、１００
０時間での不良率は３５％であった。パッケージング後
の工程において、一部のものにリード変形が生じ、手直
しする必要があった。
（比較例２）
タレゾールノボラック系エポキシ樹脂をベースとしたエ
ポキシ封止材料で、リードフレームに実装されたクシ型
アルミ配線モデル素子をトランスファ成形で封止して、
第２図にみるような半導体装置を得た。この半導体装置
を用いて、実施例と同じ試験を行ったところ、６００時
間からオープン不良が発生し、１０００時間での不良率
は５２％であった。パッケージング後の工程において、
多数のものにリード変形が生じ、手直しする必要があっ
た。
ポキシ封止材料で、リードフレームに実装されたクシ型
アルミ配線モデル素子をトランスファ成形で封止して、
第２図にみるような半導体装置を得た。この半導体装置
を用いて、実施例と同じ試験を行ったところ、６００時
間からオープン不良が発生し、１０００時間での不良率
は５２％であった。パッケージング後の工程において、
多数のものにリード変形が生じ、手直しする必要があっ
た。
実施例と比較例との対比かられかように、この発明にか
かる半導体装置は、耐湿信頼性が向上しており、かつ、
パッケージング後の工程において発生していたリード変
形を防止することができると言える。
かる半導体装置は、耐湿信頼性が向上しており、かつ、
パッケージング後の工程において発生していたリード変
形を防止することができると言える。
この発明にかかる半導体装置は、パッケージが、リード
の突き出た線上において、リードを挟むようにして外側
に張り出しているため、リードとパッケージとの密着距
離が長（、かつ、リードが補強されている。そのため、
耐湿信頼性に優れ、かつ、パッケージング後の工程にお
いて発生していたリード変形を防止することができる。
の突き出た線上において、リードを挟むようにして外側
に張り出しているため、リードとパッケージとの密着距
離が長（、かつ、リードが補強されている。そのため、
耐湿信頼性に優れ、かつ、パッケージング後の工程にお
いて発生していたリード変形を防止することができる。
第１図はこの発明にかかる半導体装置の一実施例をあら
れす平面図、第２図は同上のＡ−Ａ ′断面図、第３図
は半導体装置の従来例をあられす平面図、第４図は同上
のＢ−Ｂ ’断面図である。 １−電子部品 ２−リード ５−パッケージ６〜 つば 代理人 弁理士 松 本 武 彦 第１図 第３図 手続ネ甫正書（自発） 昭和６０年 ４月１５日 昭和６０年特許願第００４５９７号 ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 性 所 大阪府門真市大字門真１０４８番地
名 称（５８３’）松下電工株式会社 代表者 代表取締役藤井貞夫 ４、代理人 な し ６、補正の対象 明細書および図面 ７、補正の内容 （１）明細書第３頁第６行に「金型に塗布する」。 とあるを削除する。 （２）明細書第４頁第１２行ないし第４頁第１５行に「
電子部品１は・、・・されている。Ｊとあるを、「電子
部品１は封止保護材料４でドリップコートされている。 さらに、封止保護材料でドリップコートされた電子部品
は、シート状パッケージ５で封入されている。」と訂正
する。 （３）明細書第５頁第８行ないし第５頁第１０行に「ま
た、・・・のである。」とあるを、「また、パッケージ
のっぽによって、パッケージとリードとの密着距離が長
くなるなど、その他の理由で、界面吸湿を低下させるこ
とができるのである。 」と訂正する。 （４） 明細書第６頁第１）行に「樹脂封止後」とあ
るを、「あらかじめ封止保護材料で−ドリップコートし
た後」と訂正する。 （５）明細書第６頁第１３行の「１図」と１にみるよう
な」の間に、「および第２図」を挿入する。 （６） 明細書第６頁第１５行にｒ７００Ｊとあるを
−Ｌ ｒ９００Ｊと訂正する。 （７）明細書第６頁第１７行にｒｌ ０００Ｊとあるを
、ｒｌ ５００Ｊと訂正する。 （８）明細書第７頁第３行ないし第７頁第５行に「クシ
型・・・を得た。」とあるを、「クシ型アルミ配線モデ
ル素子をあらかじめ封止保護材料でドリップコートした
後、射出成形で封止して、第３図および第４図にみるよ
うな半導体装置を得た、」と訂正する。 （９）明細書第７頁第７行にｒｌ ０００Ｊとあるをｒ
ｌ ５００Ｊと訂正する。 α〔明細書第７頁第１４行ないし第７頁第１６行に「ク
シ型・・・を得た。」とあるを、「クシ型アルミ配線モ
デル素子をあらかじめ封止保護材料でドリップコートし
た後、トランスファ成形で封止して、第３図および第４
図にみるような半導体装置を得た。」と訂正する。 （１））明細書第７頁第１７行にｒ６００Ｊとあるを、
ｒ７００Ｊと訂正する。 （１２）明細書第７頁第１８行にｒｌ ＯＯＯＪとある
を、ｒ１５００Ｊと訂正する。 （１３）添付図面中、第２図を別紙のとおりに訂正する
。 第２図
れす平面図、第２図は同上のＡ−Ａ ′断面図、第３図
は半導体装置の従来例をあられす平面図、第４図は同上
のＢ−Ｂ ’断面図である。 １−電子部品 ２−リード ５−パッケージ６〜 つば 代理人 弁理士 松 本 武 彦 第１図 第３図 手続ネ甫正書（自発） 昭和６０年 ４月１５日 昭和６０年特許願第００４５９７号 ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 性 所 大阪府門真市大字門真１０４８番地
名 称（５８３’）松下電工株式会社 代表者 代表取締役藤井貞夫 ４、代理人 な し ６、補正の対象 明細書および図面 ７、補正の内容 （１）明細書第３頁第６行に「金型に塗布する」。 とあるを削除する。 （２）明細書第４頁第１２行ないし第４頁第１５行に「
電子部品１は・、・・されている。Ｊとあるを、「電子
部品１は封止保護材料４でドリップコートされている。 さらに、封止保護材料でドリップコートされた電子部品
は、シート状パッケージ５で封入されている。」と訂正
する。 （３）明細書第５頁第８行ないし第５頁第１０行に「ま
た、・・・のである。」とあるを、「また、パッケージ
のっぽによって、パッケージとリードとの密着距離が長
くなるなど、その他の理由で、界面吸湿を低下させるこ
とができるのである。 」と訂正する。 （４） 明細書第６頁第１）行に「樹脂封止後」とあ
るを、「あらかじめ封止保護材料で−ドリップコートし
た後」と訂正する。 （５）明細書第６頁第１３行の「１図」と１にみるよう
な」の間に、「および第２図」を挿入する。 （６） 明細書第６頁第１５行にｒ７００Ｊとあるを
−Ｌ ｒ９００Ｊと訂正する。 （７）明細書第６頁第１７行にｒｌ ０００Ｊとあるを
、ｒｌ ５００Ｊと訂正する。 （８）明細書第７頁第３行ないし第７頁第５行に「クシ
型・・・を得た。」とあるを、「クシ型アルミ配線モデ
ル素子をあらかじめ封止保護材料でドリップコートした
後、射出成形で封止して、第３図および第４図にみるよ
うな半導体装置を得た、」と訂正する。 （９）明細書第７頁第７行にｒｌ ０００Ｊとあるをｒ
ｌ ５００Ｊと訂正する。 α〔明細書第７頁第１４行ないし第７頁第１６行に「ク
シ型・・・を得た。」とあるを、「クシ型アルミ配線モ
デル素子をあらかじめ封止保護材料でドリップコートし
た後、トランスファ成形で封止して、第３図および第４
図にみるような半導体装置を得た。」と訂正する。 （１））明細書第７頁第１７行にｒ６００Ｊとあるを、
ｒ７００Ｊと訂正する。 （１２）明細書第７頁第１８行にｒｌ ＯＯＯＪとある
を、ｒ１５００Ｊと訂正する。 （１３）添付図面中、第２図を別紙のとおりに訂正する
。 第２図
Claims (2)
- （１）電子部品がパッケージで封入され、このパッケー
ジからリードが突き出た半導体装置において、パッケー
ジがリードの突き出た線上でリードを覆うようにして外
側に張り出していることを特徴とする半導体装置。 - （２）パッケージが、２枚の樹脂シートをリードの突き
出た線を挟んで重ね合わせたものである特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60004597A JPS61163652A (ja) | 1985-01-15 | 1985-01-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60004597A JPS61163652A (ja) | 1985-01-15 | 1985-01-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61163652A true JPS61163652A (ja) | 1986-07-24 |
Family
ID=11588449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60004597A Pending JPS61163652A (ja) | 1985-01-15 | 1985-01-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61163652A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367766A (en) * | 1990-08-01 | 1994-11-29 | Staktek Corporation | Ultra high density integrated circuit packages method |
| US5369058A (en) * | 1993-03-29 | 1994-11-29 | Staktek Corporation | Warp-resistent ultra-thin integrated circuit package fabrication method |
| US5377077A (en) * | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
| US5420751A (en) * | 1990-08-01 | 1995-05-30 | Staktek Corporation | Ultra high density modular integrated circuit package |
| US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
| US5448450A (en) * | 1991-08-15 | 1995-09-05 | Staktek Corporation | Lead-on-chip integrated circuit apparatus |
| US5475920A (en) * | 1990-08-01 | 1995-12-19 | Burns; Carmen D. | Method of assembling ultra high density integrated circuit packages |
| US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
| US5572065A (en) * | 1992-06-26 | 1996-11-05 | Staktek Corporation | Hermetically sealed ceramic integrated circuit heat dissipating package |
| US5801437A (en) * | 1993-03-29 | 1998-09-01 | Staktek Corporation | Three-dimensional warp-resistant integrated circuit module method and apparatus |
| US5828125A (en) * | 1993-03-29 | 1998-10-27 | Staktek Corporation | Ultra-high density warp-resistant memory module |
| US5945732A (en) * | 1997-03-12 | 1999-08-31 | Staktek Corporation | Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package |
| US6025642A (en) * | 1995-08-17 | 2000-02-15 | Staktek Corporation | Ultra high density integrated circuit packages |
| US6205654B1 (en) | 1992-12-11 | 2001-03-27 | Staktek Group L.P. | Method of manufacturing a surface mount package |
| US6806120B2 (en) | 2001-03-27 | 2004-10-19 | Staktek Group, L.P. | Contact member stacking system and method |
-
1985
- 1985-01-15 JP JP60004597A patent/JPS61163652A/ja active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550711A (en) * | 1990-08-01 | 1996-08-27 | Staktek Corporation | Ultra high density integrated circuit packages |
| US6049123A (en) * | 1990-08-01 | 2000-04-11 | Staktek Corporation | Ultra high density integrated circuit packages |
| US6168970B1 (en) | 1990-08-01 | 2001-01-02 | Staktek Group L.P. | Ultra high density integrated circuit packages |
| US5377077A (en) * | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
| US5420751A (en) * | 1990-08-01 | 1995-05-30 | Staktek Corporation | Ultra high density modular integrated circuit package |
| US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
| US5367766A (en) * | 1990-08-01 | 1994-11-29 | Staktek Corporation | Ultra high density integrated circuit packages method |
| US5475920A (en) * | 1990-08-01 | 1995-12-19 | Burns; Carmen D. | Method of assembling ultra high density integrated circuit packages |
| US5566051A (en) * | 1990-08-01 | 1996-10-15 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
| US5448450A (en) * | 1991-08-15 | 1995-09-05 | Staktek Corporation | Lead-on-chip integrated circuit apparatus |
| US5572065A (en) * | 1992-06-26 | 1996-11-05 | Staktek Corporation | Hermetically sealed ceramic integrated circuit heat dissipating package |
| US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
| US6205654B1 (en) | 1992-12-11 | 2001-03-27 | Staktek Group L.P. | Method of manufacturing a surface mount package |
| US5631193A (en) * | 1992-12-11 | 1997-05-20 | Staktek Corporation | High density lead-on-package fabrication method |
| US5581121A (en) * | 1993-03-29 | 1996-12-03 | Staktek Corporation | Warp-resistant ultra-thin integrated circuit package |
| US5828125A (en) * | 1993-03-29 | 1998-10-27 | Staktek Corporation | Ultra-high density warp-resistant memory module |
| US5843807A (en) * | 1993-03-29 | 1998-12-01 | Staktek Corporation | Method of manufacturing an ultra-high density warp-resistant memory module |
| US5895232A (en) * | 1993-03-29 | 1999-04-20 | Staktek Corporation | Three-dimensional warp-resistant integrated circuit module method and apparatus |
| US5801437A (en) * | 1993-03-29 | 1998-09-01 | Staktek Corporation | Three-dimensional warp-resistant integrated circuit module method and apparatus |
| US5369056A (en) * | 1993-03-29 | 1994-11-29 | Staktek Corporation | Warp-resistent ultra-thin integrated circuit package fabrication method |
| US6194247B1 (en) | 1993-03-29 | 2001-02-27 | Staktek Group L.P. | Warp-resistent ultra-thin integrated circuit package fabrication method |
| US5369058A (en) * | 1993-03-29 | 1994-11-29 | Staktek Corporation | Warp-resistent ultra-thin integrated circuit package fabrication method |
| US6025642A (en) * | 1995-08-17 | 2000-02-15 | Staktek Corporation | Ultra high density integrated circuit packages |
| US5945732A (en) * | 1997-03-12 | 1999-08-31 | Staktek Corporation | Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package |
| US6190939B1 (en) | 1997-03-12 | 2001-02-20 | Staktek Group L.P. | Method of manufacturing a warp resistant thermally conductive circuit package |
| US6806120B2 (en) | 2001-03-27 | 2004-10-19 | Staktek Group, L.P. | Contact member stacking system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61163652A (ja) | 半導体装置 | |
| US5744382A (en) | Method of packaging electronic chip component and method of bonding of electrode thereof | |
| EP0502710B1 (en) | Flexible film semiconductor package | |
| JPS60257546A (ja) | 半導体装置及びその製造方法 | |
| CN101471307A (zh) | 半导体封装体及其制造方法 | |
| CN104422558B (zh) | 压力传感器封装的管芯边缘保护 | |
| KR960004559B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| JPH0864759A (ja) | 樹脂封止型パワーモジュール装置及びその製法 | |
| KR940016718A (ko) | 성형 반도체장치 및 성형 반도체장치의 제조방법 | |
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| US3474300A (en) | Encapsulated capacitor made of thermoplastic materials | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPH06252194A (ja) | 半導体装置 | |
| JPH0760848B2 (ja) | 電子チップ部品のテーピング包装方法 | |
| JPS6221250A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPH0846093A (ja) | 半導体装置とその製法 | |
| JPS6159758A (ja) | 樹脂封止型半導体装置 | |
| JPH05175375A (ja) | 樹脂封止型半導体装置 | |
| JPH02144942A (ja) | 半導体装置の製造方法 | |
| JPH08148645A (ja) | 樹脂封止型半導体装置 | |
| JP2878184B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6064455A (ja) | 半導体装置 | |
| KR100201394B1 (ko) | 초박형 반도체 패키지 | |
| JPS62147752A (ja) | 半導体装置 | |
| JPS6151854A (ja) | 樹脂封止型半導体装置 |