KR100201394B1 - 초박형 반도체 패키지 - Google Patents

초박형 반도체 패키지 Download PDF

Info

Publication number
KR100201394B1
KR100201394B1 KR1019960022317A KR19960022317A KR100201394B1 KR 100201394 B1 KR100201394 B1 KR 100201394B1 KR 1019960022317 A KR1019960022317 A KR 1019960022317A KR 19960022317 A KR19960022317 A KR 19960022317A KR 100201394 B1 KR100201394 B1 KR 100201394B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
lead frame
frame
semiconductor package
Prior art date
Application number
KR1019960022317A
Other languages
English (en)
Other versions
KR980006562A (ko
Inventor
조용진
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960022317A priority Critical patent/KR100201394B1/ko
Publication of KR980006562A publication Critical patent/KR980006562A/ko
Application granted granted Critical
Publication of KR100201394B1 publication Critical patent/KR100201394B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 초박형 반도체 패키지에 관한것으로, 종래에는 반도체 칩과 패들 등을 완전 밀봉하기 띠문에 상기 반도체 패키지의 부피가 필요이상으로 확대되어 실장면적을 넓게 차지하고, 상기 칩에서 발생하는 열에 대한 열방출성이 떨어지며, 상기 리드 프레임의 일부(정확하게는 아웃 리드)가 노출,방치되어 리드 프레임의 휨등에 의한 리드간의 전기적 숏트가 발생할 우려가 있었던 바, 본 발명에서는 반도체칩과, 리드 프레임과, 와이어 본딩부재 등을 히트 스프레드의 일측단면에 형성하여 그 일측면만을 밀봉하고, 그 타측면은 외부로 노출시킴으로써 봉지부재의 양을 줄이고, 열방출성과 실장성을 향상하는 한편 상기 히트 스프레드의 가장자리에 리드 프래임을 고정하기 위한 프레임고정부재를 삽입하여 설치함으로써, 리드프레임 간의 전기적 숏트는 물론 본딩부재의 본딩불량을 미연에 방지하는 효과가 있다.

Description

초박형 반도체 패키지
제1도는 종래의 반도체 패키지의 구성을 보인 종단면도.
제2도의 (a),(b)는 각각 본 발명에 의한 반도체 패키지의 내부구성을 보인 종단면도 및 사시도.
제3도의 (a),(b)는 각각 본 발명에 의한 히트스프레드의 펑면도 및 배면도.
제4도의 (a),(b),(c)는 각각 본 발명에 의한 리드 프레임의 설치 과정을 보인 종단면도 및 사시도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 칩 12 : 리드 프래임
13 : 에폭시 14 : 프레임 고정부재
15 : 히트 스프레드 16 : 와이어 본딩부재
17 : 봉지부 18 : 절연테이프
본 발명은 반도체 패키지에 관한 것으로, 특히 히트 스프레드의 가장자리에 리드프레임이 삽입,절곡된 절연가능한 프러임 고정부재를 장착하여 그 상측부만을 몰딩함으로써, 열 방출성을 힝상시키고, 리드 프레임 간의 전기적 쇼트를 방지하며, 패키지의 실장면적을 축소한 초박형 반도체 패키지에 관한 것이다.
제1도는 종래의 기술에 따른 반도체 패키지의 구성을 보인 종단면도로서 이에 도시한 바와 같이, 일반적인 반도체 패키지는, 반도체 칩(1)과, 그 칩(1)을 지지,고정하며 외부로의 전기적 경로를 이루는 리드프레임(2)과, 그 리드프레임(2)간의 전기적 연결을 위한 금속와이어(3)와, 상기 칩(1)과 리드프레임(2)과 금속와이어(2)를 감싸서 외부의 충격으로 부터 보호하는 봉지부(4)로 구성되어 있다. 여기서, 상기 칩(1)은 리드 프레임(2)의 패들(5) 상면에 접착제(미도시)로 부착되어 있고, 상기 봉지부(4)의 외부로 노출되는 아웃리드(2b)는 절곡,성형 되어 있다.
도면중 미설명 부호인 (2a)는 인너 리드이다.
그러나, 상기와 같은 종래의 반도체 패키지는, 반도체 칩(1)과 패들(5) 등을 완전 밀봉하기 때문에 상기 칩(1)매서 발생되는 열이 외부로 용이하게 방출되지 않는 것은 물론, 반도체 패키지(1)의 부피가 필요 이상으로 확대되어 실장면적을 넓게 차지하는 문제점이 있었다.
다른, 문제점으로는 산기 리드 프레임(2)의 일부(정확하게는 아웃 리드(2b)가 노출, 방지되어 리드 프레임(2)의 휨등에 의한 리드 숏트가 발생 할 우려가 있다.
따라서, 본 발명의 목적은, 상기 히트 스프레드의 일측면만을 몰딩하여 상기 반도체 칩에서 발생된 열을 용이하게 방출하면서도, 반도체 패키지의 경박단소화를 이루어 그 실장면적을 최소화 할 수 있는 반도체 패키지를 제공하는데 있다.
본 발명의 또다른 목적은, 상기 반도체 패키지의 실장시 리드 프레임의 휨 등에 의한 리드간의 전기적 숏트가 발생되지 않는 반도체 패키지를 제공하는데 있다.
이와 같은 본 발명의 목적은, 반도체 칩과, 그 반도체 칩이 부착되는 히트 스프레드의 가장자리에 삽입, 고정되는 절연재의 프레임 고정부재와, 상기 반도체 칩과 전기적으로 연결되는 인너 리드와 그 인너 리드에서 연장, 절곡되고 상기 프레임 고정부재에 삽입, 절곡되며 상기 히트 스프레드와 절여부재로 부착되는 아웃 리드로 형성되는 리드 프레임과, 상기 리드 프레임과 반도체 칩을 전기적으로 연결시키는 본딩부재와, 상기 반도체 칩과 인너 리드의 본딩부재를 포함하는 히트 스프레드의 일측면만을 몰딩하는 봉지부로 구성되는 것을 특징으로 하는 초박형 반도체 패키지가 제공하여 달라진다.
이하, 본 발명에 의한 초박형 반도체 패키지를 첨부된 도면에 의거하여 상세히 설명한다.
본 발명의 반도체 패키지는, 제2도 및 제3도에 도시된 바와 같이, 반도체 칩(11)과, 그 반도체 칩(11)과 외부와의 전기적 경로를 이루는 인너 리드(12a)와, 그 인너 리드(12a)에서 연장, 절곡되어 노출되는 아웃 리드(12b)로 형성되는 리드 프레임(12)과, 상기 반도체 칩(11)의 일측에 절연부재(13)로 부착되고 각각의 가장자리에 열방출성이 우수한 절연재의 세라믹류 또는 고분자 화합물인 프레임 고정부재(14)가 삽입, 구비되는 히트 스트레드(15)와, 상기 반도체 칩(11)과 리드 프레임(12)을 연결시키는 와이어 본딩부재(16)와, 상기 반도체 칩(11)과 리드 프레임(12)의 인너 리드(12a)와 와이어 본딩부재(16)와 히트 스프레드(15)의 일측단면, 즉 반도체 칩(11)이 부착되는 면을 밀봉하는 봉지부(17)로 구성된다.
여기서, 상기 리드 프레임(12)은, 제4도에 도시된 바와같이, 본딩부재에 의해 상기 반도체 칩(11)과 전기적으로 연결되는 인너 리드(12a)가 절곡되어 상기 프레임 고정부재(14)에 삽입되고, 그 삽입된 리드 프레임의 아웃리드(12b)를 다시 절곡하여 상기 히트 스프레드(15)의 단부에 겹치도록 형성된다. 이때, 상기 히트 스프레드(15)의 노출면과 아웃리드(12b)의 겹침면에는 절연테이프(18)가 부착되어 상기 히트 스프레드(15)와 리드프레임(12)과의 접촉으로 인한 전기적숏트를 방지하도록 형성된다.
이와 같이 구성되는 본 발명의 반도체 패키지의 작용효과를 설명하면 다음과 같다.
상기 반도체 칩(11)이 부착되지 않는 상기 히트 스프레드(15)의 일측 단면은 외부와 노출되도륵 봉지부(17)를 형성함으로써, 실장면적을 축소하는 것은 물론, 상기 반도체 칩(11)에서 발생되는 열이 효율적으로 방출 할 수 있게 되고, 더불어 상기 반도체 칩(11)과 리드프래임(12)과 와이어 본딩부재(16)등을 밀봉하기 위한 봉지부(17)의 부피를 축소시켜 생산원가를 절감하게 된다.
또한, 상기 리드 프레임(12)이 프레임 고정부재(14)에 삽입,고정됨으로 인해 상기 리드 프레임(정확하게는 아웃 리드)(12)의 휨 등을 방지되어 리드프레임 간의 숏트 및 본딩부재의 접촉불량을 미연에 방지할 수 있게 되는 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 패키지는, 반도체 칩과, 리드 프레임과, 와이어 본딩부재 등을 히트 스프레드의 일측단면에 형성하여 그 일측면만을 밀봉하고, 그 타측면은 외부로 노출시킴으로써 봉지부재 양을 줄이고, 열방출성과 실장성을 향상하는 한편 상기 히트 스프레드의 가장자리에 리드 프레임을 고정하기 위한 프레임 고정부재를 삽입하여 설치함으로써, 리드 프레임 간의 전기적 숏트는 물론 본딩부재의 본딩불량을 미연에 방지하는 효과가 있다.

Claims (1)

  1. 반도체 칩과 ; 그 반도체 칩이 부착되는 히트 스프레드와 ; 그 히트 스프레드의 가장자리에 삽입, 고정되는 절연재의 프레임 고정부재와 ; 상기 반도에 칩과 전기적으로 연결되는 인너 리드와, 그 인너 리드에서 연장, 절곡되고, 상기 프레임 고정부재에 삽입, 고정되며, 상기 히트 스프레드와 절연부재로 부착되는 아웃 리드로 형성되는 리드 프레임과 ; 상기 리드 프레임과 반도체 칩을 전기적으로 연결시키는 본딩부재와 ; 상기 반도체 칩과 인너 리드와 본딩부재를 포함하는 히트 스프레드의 일측면만을 몰딩하는 봉지부로 구성되는 것을 특징으로 하는 초박형 반도체 패키지.
KR1019960022317A 1996-06-19 1996-06-19 초박형 반도체 패키지 KR100201394B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022317A KR100201394B1 (ko) 1996-06-19 1996-06-19 초박형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022317A KR100201394B1 (ko) 1996-06-19 1996-06-19 초박형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR980006562A KR980006562A (ko) 1998-03-30
KR100201394B1 true KR100201394B1 (ko) 1999-06-15

Family

ID=19462484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022317A KR100201394B1 (ko) 1996-06-19 1996-06-19 초박형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100201394B1 (ko)

Also Published As

Publication number Publication date
KR980006562A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
JPH06209054A (ja) 半導体装置
US4107727A (en) Resin sealed semiconductor device
JPH06105721B2 (ja) 半導体装置
JPH09260550A (ja) 半導体装置
KR100237051B1 (ko) 버텀리드 반도체 패키지 및 그 제조 방법
KR910009419B1 (ko) 수지절연형 반도체장치
KR100201394B1 (ko) 초박형 반도체 패키지
US5883424A (en) Lead frame for hollow plastic package
JP2542274Y2 (ja) 半導体装置
JP2633557B2 (ja) 樹脂封止型集積回路装置
KR100195506B1 (ko) 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
JP3125868B2 (ja) 樹脂封止半導体装置
JPH04273158A (ja) 半導体装置
KR20000014539U (ko) 반도체 패키지
JP2003068976A (ja) 樹脂封止型電力用半導体デバイス
KR0156515B1 (ko) 반도체 패키지
KR0129198B1 (ko) 반도체 패키지
JPS61194861A (ja) 樹脂封止型半導体装置
JP2527803Y2 (ja) 樹脂封止型電子部品用リードフレーム
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
JPH0318741B2 (ko)
KR0119759Y1 (ko) 버텀 리드형 반도체 패키지
JP2003007957A (ja) 半導体装置、及びこれを備えた電気機器
KR19990032607A (ko) 에어-캐버티 플라스틱 패키지와 그 제조 방법
JPH04192351A (ja) 半導体装置及びその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee