JPS6115592B2 - - Google Patents
Info
- Publication number
- JPS6115592B2 JPS6115592B2 JP13018078A JP13018078A JPS6115592B2 JP S6115592 B2 JPS6115592 B2 JP S6115592B2 JP 13018078 A JP13018078 A JP 13018078A JP 13018078 A JP13018078 A JP 13018078A JP S6115592 B2 JPS6115592 B2 JP S6115592B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer electrode
- insulating film
- substrate
- transfer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷結合素子（以下CCDと略す）の
製造方法に関する。
製造方法に関する。
CCDは、構造が簡単で集積度の向上が期待出
来る事や、アナログ信号の記憶も可能である事か
ら半導体メモリ等に応用されつつある。
来る事や、アナログ信号の記憶も可能である事か
ら半導体メモリ等に応用されつつある。
第１図にその１例を示す。１は一導電型の半導
体基板、２，２……はこの基板１上に酸化膜等の
絶縁膜３を介して夫々所定間隔を設けて配置され
た第１の転送電極、４，４……はこの第１の転送
電極２，２……の間隔位置に各両隣りの電極２，
２，……にオーバーラツプして設けられた第２の
転送電極で、第１の転送電極２，２……とはやは
り絶縁膜３に依つて電気的に分離されている。
体基板、２，２……はこの基板１上に酸化膜等の
絶縁膜３を介して夫々所定間隔を設けて配置され
た第１の転送電極、４，４……はこの第１の転送
電極２，２……の間隔位置に各両隣りの電極２，
２，……にオーバーラツプして設けられた第２の
転送電極で、第１の転送電極２，２……とはやは
り絶縁膜３に依つて電気的に分離されている。
斯る構造のCCDでは第２の転送電極４，４…
…表面上に大きな段差が生じその箇所で断線事故
を起す恐れがあつた。またこの第２の転送電極
４，４……上に更に配線用導体が配置されたり、
シールド導体を設けたりするが、そのような場合
にも各導体にも段差は踏襲され、断線事故に対す
る配慮が必要であつた。
…表面上に大きな段差が生じその箇所で断線事故
を起す恐れがあつた。またこの第２の転送電極
４，４……上に更に配線用導体が配置されたり、
シールド導体を設けたりするが、そのような場合
にも各導体にも段差は踏襲され、断線事故に対す
る配慮が必要であつた。
本発明はこのような点に鑑みて為されたもので
あつて、以下に詳述する。
あつて、以下に詳述する。
本発明の第１の工程は、一導電型半導体基板、
例えばＮ型のシリコン基板１０の一表面に第１の
転送電極群に対応する凹所１１，１１……を設け
る点にある（第２図）。この凹所１１，１１……
の深さは約3000Åでその巾は10μ程度である。尚
この凹所１１，１１……の形成はフオトリゾグラ
フイを応用したケミカルエツチ、或いはイオンエ
ツチにて行われる。本発明の第２の工程は第１の
工程で得た凹所１１，１１……も含め、基板１０
全表面に第１の絶縁膜を構成する1000Å程度の厚
みの酸化膜１２を得るところにある（第３図）。
この酸化膜１２は熱酸化に依るのが好適である。
第３の工程は、第２の工程で形成した酸化膜１２
の上記凹所に対応する箇所にこの凹所を埋める如
く約3000Åの厚みの第１の転送電極１３，１３…
…を設けるところにある（第４図）。この電極１
３，１３……はアルミニウム、その他の金属材料
でも良いが、後の工程の都合から多結晶シリコン
であるのが好ましい、この多結晶シリコンから成
る電極１３，１３……は、基板１０全面にCVD
に依つて多結晶成長後、フオトリゾグラフイ法を
応用したエツチングに依つて形成される。第４の
工程はこの第１の転送電極１３，１３……も含
め、基板全表面に厚さ1000Å程度の酸化膜を形成
して第２の絶縁膜１４を形成するところにある
（第５図）。この絶縁膜１４はCVDに依る酸化膜
でも良いが、第１の転送電極１３，１３……が多
結晶シリコンの場合、熱酸化に依つて容易に形成
出来、しかも熱酸化の場合界面状態が安定してい
るので好適である。本発明の最終工程は；第６図
に示す如く、上記第１の転送電極１３，１３……
の間隔を覆う如く第２の絶縁膜１４上に3000Å程
度の第２の転送電極１５，１５……を設けるとこ
ろにある。この第２の転送電極１５，１５……の
材料としてはアルミニウム等の金属材料でも何等
支障はない。尚、必要とあればこの第２の転送電
極１５，１５……も含め、基板１０全表面に
CVDに依る厚さ1000Å程度の酸化膜を成長させ
て保護膜とする事も考えられる。
例えばＮ型のシリコン基板１０の一表面に第１の
転送電極群に対応する凹所１１，１１……を設け
る点にある（第２図）。この凹所１１，１１……
の深さは約3000Åでその巾は10μ程度である。尚
この凹所１１，１１……の形成はフオトリゾグラ
フイを応用したケミカルエツチ、或いはイオンエ
ツチにて行われる。本発明の第２の工程は第１の
工程で得た凹所１１，１１……も含め、基板１０
全表面に第１の絶縁膜を構成する1000Å程度の厚
みの酸化膜１２を得るところにある（第３図）。
この酸化膜１２は熱酸化に依るのが好適である。
第３の工程は、第２の工程で形成した酸化膜１２
の上記凹所に対応する箇所にこの凹所を埋める如
く約3000Åの厚みの第１の転送電極１３，１３…
…を設けるところにある（第４図）。この電極１
３，１３……はアルミニウム、その他の金属材料
でも良いが、後の工程の都合から多結晶シリコン
であるのが好ましい、この多結晶シリコンから成
る電極１３，１３……は、基板１０全面にCVD
に依つて多結晶成長後、フオトリゾグラフイ法を
応用したエツチングに依つて形成される。第４の
工程はこの第１の転送電極１３，１３……も含
め、基板全表面に厚さ1000Å程度の酸化膜を形成
して第２の絶縁膜１４を形成するところにある
（第５図）。この絶縁膜１４はCVDに依る酸化膜
でも良いが、第１の転送電極１３，１３……が多
結晶シリコンの場合、熱酸化に依つて容易に形成
出来、しかも熱酸化の場合界面状態が安定してい
るので好適である。本発明の最終工程は；第６図
に示す如く、上記第１の転送電極１３，１３……
の間隔を覆う如く第２の絶縁膜１４上に3000Å程
度の第２の転送電極１５，１５……を設けるとこ
ろにある。この第２の転送電極１５，１５……の
材料としてはアルミニウム等の金属材料でも何等
支障はない。尚、必要とあればこの第２の転送電
極１５，１５……も含め、基板１０全表面に
CVDに依る厚さ1000Å程度の酸化膜を成長させ
て保護膜とする事も考えられる。
本発明は以上の説明から明らかな如く、CCD
表面、特に第２の転送電極は略平担な第２の絶縁
膜上に形成されるので、段差は全く生じず、断線
事故の恐れは皆無となる。またCCD表面の保護
膜上に設ける配線用導体やシールド導体にも断線
事故は生じなくなり、信頼性の向上に役立つ。
表面、特に第２の転送電極は略平担な第２の絶縁
膜上に形成されるので、段差は全く生じず、断線
事故の恐れは皆無となる。またCCD表面の保護
膜上に設ける配線用導体やシールド導体にも断線
事故は生じなくなり、信頼性の向上に役立つ。
第１図は現存のCCDの主要部を示す断面図、
第２図乃至第６図は本発明方法を工程順に示した
断面図であつて、１，１０は基板、２，４，１
３，１５は転送電極、３，１２，１４は絶縁膜、
を夫々示している。
第２図乃至第６図は本発明方法を工程順に示した
断面図であつて、１，１０は基板、２，４，１
３，１５は転送電極、３，１２，１４は絶縁膜、
を夫々示している。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板表面に設けた絶縁膜上に所定の間
隔を置いた第１の転送電極群を有すると共に、こ
の電極群の各間隔を絶縁膜を介して覆うようにオ
ーバーラツプして設けた第２の転送電極群から成
る電荷結合素子の製造方法は次の工程を有してい
る。 (A) 半導体基板に第１の転送電極に夫々対応した
凹所を設ける工程、 (B) 該凹所も含め基板全面に第１の絶縁膜を形成
し、その結果、該絶縁膜上に基板の凹所に対応
した凹所を設ける工程、 (C) 該絶縁膜上の凹所に第１の転送電極を設ける
工程、 (D) この第１の転送電極も含め基板全表面に第２
の絶縁膜を形成する工程、 (E) 上記第１の転送電極の間隔位置に対応する第
２の絶縁膜上に第２の転送電極を形成する工
程。 ２ 上記第１の転送電極は多結晶シリコンから成
り、第２の絶縁膜は熱酸化法に依つて形成される
事を特徴とした特許請求の範囲第１項記載の電荷
結合素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13018078A JPS5556660A (en) | 1978-10-20 | 1978-10-20 | Manufacture of charge-coupled device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13018078A JPS5556660A (en) | 1978-10-20 | 1978-10-20 | Manufacture of charge-coupled device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5556660A JPS5556660A (en) | 1980-04-25 |
| JPS6115592B2 true JPS6115592B2 (ja) | 1986-04-24 |
Family
ID=15027959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13018078A Granted JPS5556660A (en) | 1978-10-20 | 1978-10-20 | Manufacture of charge-coupled device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5556660A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173756A (en) * | 1990-01-05 | 1992-12-22 | International Business Machines Corporation | Trench charge-coupled device |
| JP2825004B2 (ja) * | 1991-02-08 | 1998-11-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 側壁電荷結合撮像素子及びその製造方法 |
| WO2009050847A1 (ja) | 2007-10-19 | 2009-04-23 | Hideo Yoshida | 消火ガス噴射器具 |
-
1978
- 1978-10-20 JP JP13018078A patent/JPS5556660A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5556660A (en) | 1980-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| US4142925A (en) | Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching | |
| JPH0465548B2 (ja) | ||
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6159853A (ja) | シリコン結晶体構造 | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPS6140151B2 (ja) | ||
| US4700459A (en) | Method of manufacturing a semiconductor device with overlapping strip electrodes | |
| US5077229A (en) | Monolithic chemical sensor of the chemfet type incorporating an ion-selective membrane and method of making the same | |
| JPS6115592B2 (ja) | ||
| US5066605A (en) | Process of producing monolithically integrated multifunction circuit arrangements | |
| US4061916A (en) | Silicon-insulator-polysilicon infrared imaging device and method of making same | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JP2537354B2 (ja) | 半導体イオンセンサ | |
| JPH0528501B2 (ja) | ||
| JP2719569B2 (ja) | 半導体装置 | |
| JPH0738412B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6120153B2 (ja) | ||
| JPH0754827B2 (ja) | 半導体装置の製造方法 | |
| JPH0744215B2 (ja) | 半導体装置の製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPS6226181B2 (ja) | ||
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPS6346579B2 (ja) | ||
| JPS6115591B2 (ja) |