JPS6115468A

JPS6115468A - サ−マル記録装置

Info

Publication number: JPS6115468A
Application number: JP59135930A
Authority: JP
Inventors: Kazushi Nagato; 一志永戸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-06-30
Filing date: 1984-06-30
Publication date: 1986-01-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、階調画像を記録するサーマル記録装置に関
する。

〔発明の技術的背景とその間角点〕

熱転写プリンタに代表されるサーマル記録装置は、記録
時の騒音が少なく、機構が簡単で保守が容易である等の
点から各種ＯＡ機器の出力端末装置として広く使用され
ている。また、サーマル記録装置は、カラー化が比較的
容易で、しかも色が鮮かであるため、カラープリンタと
しても大いに期待されている。

近年、サーマルヘッドの集積化技術や特性の向上に伴っ
て、このようなサーマル記録装置で記録される画像の解
像度も向上しつつある。このため、サーマル記録装置を
用いた中間調を表現し得る複写機の開発も可能になった
。特にカラー複写機では、中間調表現技術を応用したフ
ルカラープリンタの実用化も進められている。

ところで、サーマル記録装置で階調を表現する方法は、
面積階調法と、濃度階調法とに大別される。

面積階調法は、一定面積内に形成される画点の数を階調
に応じて変化させるもので、例えば組織的ディザ法等を
用いる方法である。この方法によれば、本来１１０　＄
１と“１′°の２値しか表現することができないプリン
タにおいても、中間調画像を表現するこが可能である。

しかしながら、面積階調法は、一画素を複数の画点で表
現するため、階調度を増すには、画像の解像度を犠牲に
しなければならない。現在のところ、サーマルヘッドの
解像度は最大でも１６本／ｍであるため、例えば４×４
のサブマトリクスを用いて１６階階調度の画像を表現し
ようとすると、その解像度は、４画素／酬程度となる。

ところが、この程度の解像度では、ディザの規則的なパ
ターンが目に付き、画像が不自然になるという不具合が
ある。

また、この方法で比較的濃度の高い記録を行なう場合に
は、画点を連続して形成しなければならないため、サー
マルヘッドの蓄熱効果の影響を受け、画点の濃度が不均
一になるという問題がある。

つまり、高速記録を企図して通電サイクルを短くすると
、連続して画点を形成する場合には、前回の通電サイク
ルによって生じた熱が十分に放熱されないうちに発熱抵
抗体が再び加熱されるため、発熱抵抗体の温度は徐々に
上昇する。このため、インクリボン上のインクを軟化さ
せる面積が増加したり、また感熱紙の発色濃度が変化す
るという問題があった。特に、熱転写形のカラープリン
タにおいては、透光性のインクを重合させてカラー画像
を得るようにしているので、画点の濃度が変化すること
によって色相が変化してしまう。また、文字等を記録し
た場合には、例えば細かい隙間など、実際には画像デー
タがなく転写されるべきところでない箇所までインクが
転写され、文字が潰れてしまう等の不具合を生じること
があった。

一方、濃度階調法は、解像度の低下を伴わずに中間調記
録を行なえるため、面積階調法に較べ、より自然に近い
画像を得ることができる。

しかし、濃度階調法においても、ヘッドの蓄熱効果によ
る問題は、依然として解決されない。むしろ、この場合
には、各濃度情報に対応した記録画像を得ることができ
ないという根本的な問題を生じた。

〔発明の目的〕

本発明は、このような事情に基づきなされたものであり
、その目的とするところは、ヘッドの蓄熱による不具合
を解消し、より自然な画像を得ることができるサーマル
記録装置を提供することにある。

〔発明の概要］本発明は、一画素を複数の画点で構成し、階調画像を表
現し得るサーマル記録装置において、画点の個数を変化
させることによって記録画像の濃度を表現するのではな
く、サーマルヘッドへの通電パルス幅を変化させること
によって記録画像を表現する濃度階調法を採用している
。また、必要ならば、前記画点の数を変化させ、面積階
調法と濃度階調法とを併用してもよい。そして、このよ
うにアナログ的な要素を追加して濃淡を表現するととも
に、各画素を構成する画点は、隣接する画素の画点と連
続して形成されることがないように配置されることを特
徴としている。

〔発明の効果〕

この発明によれば、各画素の濃度を完全にディジタル的
ではなく、ある程度アナログ的に表現するようにしてい
るので、一画素中の少ない面積で十分な階調を表現する
ことができる。そして、このように少ない面積で十分な
階調を表現し得る結果、一画素中の余剰部分にいわゆる
白抜き部分を存在させることが可能となる。したがって
、本発明では、白抜き部を相隣接する画素の最も近接す
る画点間に存在させるようにしているので、少なくとも
白抜き部分ではサーマルヘッドが冷却され、従来のよう
に隣接画素に蓄熱による影響を及ぼすという不具合を解
消することができる。しかも、本発明によれば、解像度
および階調度の低下を伴うことがないことは勿論、従来
のディザ法による規則的なパターンに起因した画像の不
自然さは解消され、自然な記録画像を得ることができる
。

〔発明の実施例〕

以下、図面を参照し、本発明の一実施例に係るサーマル
記録装置について説明する。

第１図は、本実施例装置で形成される一画素のパターン
を説明するための図であり、同図（ａ）は比較のために
通常の組織ディザ法を用いて形成された画素の様子、同
図（ｂ）は本実施例装置で形成された画素の様子である
。

すなわち、この実施例では、４×４のサブマトリクスを
１つの画素としており、４×４の組織ディザを使用した
場合に表現し得る階調数は１７である。図で示すように
、組織ディザ法を用いた場合には、階調は１画素に形成
される画点Ｐの数で表現される。これに対し、本実施例
の場合、形成されるドツト数は、「１」、「４」、「９
」の３種類であり、かつ少なくとも４行目および４列目
には、画点Ｐが形成されず、白抜きになるようなパター
ンとなっている。したがって、この場合には、階調度を
高めるため、「１」、「４」、「９」の各パターンの内
、同一のパターンの中では、画素を構成する各画点Ｐの
濃度（この例では面積）を、同図（ｂ）に示すように段
階的に変化させるようにしている。このように、段階的
な画点濃度の変化は、後述するようにサーマルヘッドへ
の通電パルス幅を変化させることによって行われる。

次に、このような記録を可能にする装置の具体的構成例
を熱転写カラー複写機を例にとり説明する。

第２図は、上記熱転写カラー複写機の主要部の構成を示
すブロック図である。すなわち、第２図において、図示
しない光源によって照射された原稿１からの反射光は、
グリーン（Ｇ）、イエロー（Ｙ）、シアン゛（Ｃ）の各
色フィルタからなるカラーフィルタアレイを介して充電
変換素子、たとえばＣＣ［）ラインセンサ２上に結像さ
れる。なお、カラーフィルタアレイの構成は、たとえば
グリーン、青、赤のペアなどを用いてもよい。ＣＣＤラ
インセンサ２により、原稿１上の濃淡画像情報が電気信
号に変換されて、・システム内に読込まれる。

ＣＣＤラインセンサ２からの各色の画像信号は、それぞ
れ増幅器３ａ〜３Ｃで所定のゲインで増幅され、Ａ／Ｄ
変換器４８〜４Ｃによってディジタル信号に変換される
。このディジタル信号は、さらにパラレル−シリアル変
換器５によってＧ、Ｙ、Ｃの順にシリアル変換された後
、ラインメモリ６に格納される。ラインメモリ６は、原
稿１の図中矢印Ｘで示す方向、つまり主走査方向の１ラ
イン分の階調画像信号を一次記憶しておくためのもので
、例えばＡ４サイズの原稿１ライン分の情報を記憶でき
るものとし、ＣＣＤラインセンサ２と後述するサーマル
ヘッド１１の解像度が１２ドツト／＃であるとすれば、
２５６０Ｘ　３　Ｘ　８ビツトの容量のＲＡＭから構成
される。１ライン分の画像上がラインメモリ６に書込ま
れると、ＣＣＤラインセンサ２は、原稿１上を図中矢印
Ｙ方向、つまり副走査方向に１ライン分（１／１２ｍ）
だけ移動し、２ライン目の画像情報を読込む。なお、ラ
インメモリ６は、実際には、２ライン分を別々に記憶し
得るものであり、・一方のラインのデータが書込まれて
いる間に、他方のラインのデータが読出されるようにな
っている。このようにして読出されたデータは、信号処
理回路７へ供給され、適当な信号処理を施される。以下
、この動作を全ラインについて行うと、原稿１枚分の画
像情報がシステム内に取込まれることになる。たとえば
、副走査方向の解像度を１　／　１２ｓＩとすると、Ａ
４原稿で約３５００ラインノについて繰返せば、全画像
情報が取込まれる。

信号処理回路７は、ラインメモリ６から入力されるＧ、
Ｙ、Ｃの画像信号にシェーディング補正、γ−補正、フ
ィルタリングなどの処理を施した後、得られた信号をプ
リンタの原色であるイエロー（Ｙ）、マゼンダ（Ｍ）、
シアン（Ｃ）の３原色の信号、あるいはＹ、Ｍ、Ｃと黒
（、ＢＬ）の各色信号に変換する。この信号処理回路７
を介して各色信号に変換された濃度情報を有する画像情
報は、２値化機能を持つディザ化回路８に供給される。

ディザ化回路８では、入力されたＹ、Ｍ、ＣあるいはＢ
Ｌの各画像信号を、予め各色毎に設定されたディザマト
リクスの各しきい値と比較して、入力画像信号の階調に
応じた２値化を行なう。このよりにして２値化されたデ
ータは、１ライン毎にＹ、Ｍ、ＣあるいはＢＬの各色に
対応して設けられたフレームメモリ９ａ、　９ｂ、　９
ｃ、　９ｄに順次書込まれていく。

１フレ一ム分の画像データが全てフレームメモリ９８〜
９ｄに書込まれると、フレームメモリ９８〜９ｄ内のデ
ータは、サーマルヘッド駆動回路１０へ送出される。サ
ーマルヘッド駆動回路１０は、入力画像データに応じて
サーマルヘッド１１の付勢タイミングを決定する。サー
マルヘッド１１と記録紙１３との間には、Ｙ、Ｍ、Ｃお
よびＢＬの各軟化性インクを例えば面順次に塗布してな
るインクリボン１２が介挿されている。そして、例えば
始めにイエローの画像が転写され、続いてマゼンダ、シ
アン、最後に黒というように各色の画像が転写され、カ
ラー記録が終了する。

なお、ディザ化回路８で２値化された各色の画像データ
は、各色に対応するフレームメモリ９８〜９ｄに並列に
供給されているが、これと同時に上記各画像データはサ
ーマルヘッド駆動回路１０にも直接供給されている。従
って、フレームメモリ９ａ〜９ｄへの書込みと同時にプ
リンタヘッドの駆動がなされ、記録時間をその分だけ短
縮させることができる。

次に、サーマルヘッド駆動回路１０の具体的構成例を詳
述する。

サーマルヘッド駆動回路１０は、第３図に示すように、
色選択部２２、マスキング部２３、データ再合成部１４
、サーマルヘッドインタフェース部２５およびこれらを
管理するタイミングコントローラ２７で構成されている
。

フレームメモリ９８〜９ｄあるいはディザ化回路８から
出力されたカラー画像データは、カラー信号伝送路２１
を介して色選択部２２へと供給される。色選択部２２は
１種類の色データを選択する。次段のマスキング部２３
では、色―折部２２で選択されたデータのうち、プリン
タで出力したい部分のデータだけが取出された後、デー
タ再合成部２４へと供給されたデータは、ここで適当な
信号処理を受けた後、サーマルへラドインタフェース部
２５へと供給される。ここでは、使用するサーマルヘッ
ド１１に対応してデータの並び換えなどが行われる。以
下、サーマルヘッドインタフェース部２５からの出力は
、サーマルヘッド１１へと供給される。

色信号選択部２２は、例えば第４図に示すように構成さ
れている。

すなわち、カラー信号伝送路２１を介して入力される各
画像データは、たとえば８ビツトのパラレル信号となっ
ており、これらの信号は、色データ生成部３４のロジッ
クによって、Ｙ、Ｍ、Ｃ，ＢＬの他、Ｙ−ＢＬ、Ｍ−Ｂ
Ｌ、Ｃ−ＢＬ、ＢＬ　（嬰抜き信号）の各データに変換
され、色データ選択回路３５に供給される。なお、色信
号伝送路２１がＹ、Ｍ、Ｃの３系統だけで構成されてい
る場合には、色データ生成部を、第５図に示すようにＹ
、Ｍ。

Ｃのアンド論理をとってＢＬ信号を生成するように構成
すれば、上述した回路と同様の機能を発揮させることが
できる。色データ選択回路３５は、図示しないＣＰＬＩ
などからの色選択信号によって前述した８種類の信号の
中から１つの色信号を選択する。色データ選択回路３５
で選択された色信号は、次に反転回路３６によって反転
あるいは非反転される。この指定は、上記ＣＰＵなどが
行い、出力画像はこれに基づいてネガまたはポジパター
ンとなる。反転回路３６を通過した色データは、８ビツ
トのパラレル信号であるため、シフトレジスタ３７に供
給されてパラレル−シリアル変換される。

マスキング部２３は、第６図に示すように構成されてい
る。

マスキング部２３は、画像データの中から必要な部分だ
けを切出す機能を有し、たとえば画像データのうち、任
意の部分を印刷したり、また記録用紙のサイズが原稿サ
イズよりも小さいときに記録用紙に合わせて印刷する場
合に用いられる。

すなわち、ピットカウンタ４０は、前述したシフトレジ
スタ３７のシフトクロックをカウントして、現在記録さ
れている水平方向位置を検知する。たとえば１２本／ｍ
のサーマルヘッドを使用する場合、サーマルヘッドの全
抵抗数は、２５６０であるから、上記ピットカウンタ４
０は、２５６０から０の間をカウントするダウンカウン
タで構成される。このピットカウンタ４０は、水平同期
信号によってリセットされる。左側マスクビット数レジ
スタ４３、右側マスフピットレジスタ４４は、それぞれ
１画面のうち右側と左側のマスクするビット数を指定す
る。ここに格納されるパラメータは、ＣＰＵなどによっ
て指定する。ビットカウンタ４０でカウントされた値は
、コンパレータ４５．４Ｇで上記の２つのレジスタ４３
．４４にセットされた値と比較されることにより、１ラ
イン中の出力したい部分が切り出される。

また、このマスキング部２３には、水平同期信号を、カ
ウントするライン数カウンタ４７が設けられており、こ
のカウンタ４７のカウント値ど、上側マスクライン数レ
ジスタ４８およびＦ側？スクライン数レジスタ４９にセ
ットされたパラメータとをコンパレータ５０．５１で比
較することによって、ライン方向のマスクが行われる。

ライン数カウンタ４７は、１色の印刷が終了する毎にリ
セットされる。そして、これらコンパレータ４５．４６
により生成されたマスク信号と、コンパレータ５０．５
１により生成されたマスク信号とをゲート回路５４にて
アンド論理をとり、さらに入力画像データと、上記ゲー
ト回路５４の出力とをゲート回路５５にてアンド論理を
とることによって入力画像の必要部分だけを切り出した
出力画像データを得ることができる。

次にデータ再合成部２４について説明する。　　。

すなわち、マスキング部２３からの信号で直接サーマル
ヘッド１１を駆動すると、第１図（ａ）に示すような面
積ｗｉ法による画素が形成される。データ再合成部２４
では、画素が同図（ｂ）に示すようなパターンで形成さ
れるよ１うに１ｉｌｉｆＩＡデータを再合成するもので
あり、本実施例における要旨となる部分である。

すなわち、第７図において、５９はシフトレジスタであ
り、シリアルに供給されてくる画像データを例えば４ビ
ツトずつまとめて出力する機能を有し、主走査方向４ビ
ツトのデータを抽出する。シフトレジスタ５９で４ビツ
トのパラレルデータに変換された画像データは、パルス
幅演算部６０と、パターン発生回路７１に供給されてい
る。また、これらパルス幅演算部６０およびパターン発
生回路７１には、上記４ビツトに対応した主走査方向位
置の過去３ライン分の画像データも同時に導入されてい
る。つまり、パルス幅演算部６０およびパターン発生回
路１１には、第１図（ａ）に示したような４×４の範囲
の画点データが入力されることになる。

パルス幅演算部６０は、４Ｘ４の範囲のうちの黒画点の
個数を数えることによってｌｌｉ［を判定し、サーマル
ヘッド１１への通電パルスｉを決定する。また、パター
ン発生回路７１は、同じく入力された画点データから濃
度を検知して第１図（ｂ）に示す濃度情報に応じた画点
の数を決定する。そして、このパターン発生回路７１の
出力とパルス幅演算部６０の出力とを合成することによ
ってサーマルヘッド１１への通電の有無およびパルス幅
の画情報を備えた駆動信号を次段のサーマルヘッドイン
ターフェース部２５に出力する。

一方、ラインバラ４フア６１には、過去３ライン分のデ
ータが格納されている。ラインバッファ６１は、３ビツ
トのＲＡＭからなり、１つのデータが主走査方向の特定
位置の過去３ライン分の画点データとなっている。シフ
トレジスタ５９から出力される４ビツトのデータに対応
する過去３ライン分の画点データは、上記ラインバッフ
ァ６１から３ビツトラツチで構成される４つのシフトレ
ジスタ６２．６３゜６４、６５に供給されている。そし
て、これらシフトレジスタ６２〜６５から、前述した４
×４の画点データのうちの１２ビット分が出力される。

次にこのデータ再合成部２４の動作を詳述する。

なお、以下に説明する各コントロール信号は、第８図に
その波形を示す。

タイミングコントローラ２７は、フレームメモリ９８〜
９ｄに対してメモリリード信号ＭＲを出力する。

フレームメモリ９８〜９ｄは、このＭＲ倍信号受けて、
予めメモリに書込まれてあったデータを１バイト出力す
る。このデータは、色選択部２２の各回路を通り、色選
択部２２内にあるパラレル−シリアル変換用のシフトレ
ジスタ３１にロードされる。この時、シフトレジスタ３
７には、タイミングコントローラ２７からのＬＤ信号が
供給される。次にタイミングコントローラ２７からは５
ＲＣＬＫ信号が上記シフトレジスタ３７とシフトレジス
タ５９の各ＣＬＫ端子に入力される。これらよってシフ
トレジスタ３７にロードされた８ピツ１〜データが、マ
スキングされた後、１ビツトずつ順次シフトレジスタ５
９に入力される。８ビツトデータの転送が終了すると、
次の８ビツトデータを入力するために、タイミングコン
トローラ２７からは、再びＭＲ倍信号出力される。以後
、この動作を１ライン分く３２０バイト）について繰返
す。また、タイミングコントローラ２７は、５ＲＣＬＫ
と同時にＡＬＡＴＣＨ信号をシフトレジスタ６２〜６５
に出力し、ラインバッファ６１から出力される過去３ラ
イン分のデータを次々とシフトレジスタ６２〜６５にシ
フトしてゆく。また、ＡＬＡＴＣＨ信号は、リードアド
レスカウンタ６７のカウント値を歩進させ、ラインバッ
ファ６１からの読み出しデータを更新する。このように
して、シフトレジスタ６２〜６５からの３ビツトの画点
データは、シフトレジスタ５９からの画点データに追従
して出力され、計１６ビツトの画点データが生成される
。

パターン発生回路７１は、入力された１６ビツトの画点
データから画像の濃度を判定し、濃度が１゜２の時は１
画点、濃度が３〜８の時は４画点、また濃度が９〜１６
の時は９画点を第１図（ｂ）に示すような配置で形成す
るように、パルス幅演算部６０に画点形成信号を出力す
る。たとえば、第９図（ａ）に示すように、濃度が１０
である画像情報が入力されてきたとする。この場合には
、同図（ｂ）に示す９つの画点を形成しなければならな
い。一方、パターン発生部７１には、マスキング部のビ
ットカウンタ４０およびライン数カウンタ４７からの下
位２ビット分のデータが入力されており、合わせて４ビ
ツトで４×４のサブマトリクス中の注目画点が特定され
る。そこで第９図（Ｃ）に実線で示すように、ビットカ
ウンタ４０の出力が０．１．２であって、しかもライン
数カウンタ４７の出力が０゜１．２である場合にだけパ
ターン信号が出力されるようになっている。同様に、画
像の濃度が４である場合には、第９図（Ｃ）の破線で示
すように、両カウンタが共に１以下である場合にだけパ
ターン信号が出力される。なお、実際にディザ化回路８
からサーマルヘッド駆動回路９へ出力されてくる画像デ
ータは、第１図（ａ）のパターンによらないことがある
。たとえば、細かい文字や電気的なノイズを含んだ場合
である。この場合でも、パターン発生部７１は、４Ｘ４
のサブマトリクス内の黒の画点数を数えて濃度情報とし
ているので、無条件に第１図（ｂ）に示すパターンを出
力する。

しかし、例えば細かい文字を記録したい場合には、むし
ろそのままのパターンで記録することが望ましい。そこ
で、パターン発生回路７１は、第１０図に示すような回
路構成とすることが考えられる。すなわち、ＲＯＭ　７
２には、ビットカウンタ４０とライン数カウンタ４７の
出力がそれぞれ２ピツ（・ずつ供　□給されるとともに
、第１図（ｂ）に示す３種類のパターンのうちの一つの
パターンを示す２ビツトのデータが供給されている。Ｒ
ＯＭ　７２は、これら６ビツトのデータによってアドレ
ス指定され、これらによって決定されるＩ　Ｑ　Ｉ＋、
“１″の信号を出力する。ＲＯＭ７３は、入力された画
像情報の画点数から上記パターンを示す２ビツトのデー
タをＲＯＭ７２に出力するものである。また゛、このＲ
ＯＭ７３は、入力画像データを調査することによってそ
の画像が文字であるか図面であるかを判定し、判定信号
をデータセレクタ７４に出力する。通常、図面をディザ
化した場合、縦横の画像の変化率が小さく、また文字を
ディザ化した場合には、画像の空間的な周波数は高まる
ことが多い。このような、入力画像の性質によって、上
記の判定を行なう。データセレク、り７４は、この判定
信号に応じてＲＯＭ　７２の出力信号と、ＲＯＭ７３へ
入力されたそのままの画像データとのうち、いずれが一
つを選択して出力する。

パルス幅演算部６０は、入力される１６ビツトの画点情
報を調査して入力画像の濃度を算出し、通電パルス幅を
を決定して４ビツトの通電パルス幅データを出力する。

このパルス幅演算部６ｏは、具体的にはＲＯＭで構成さ
れ、入力された１６ビツトのデータでアドレス指定され
、対応するパルス幅データを出力する。第１１図に、デ
ータ再合成部２４がらサーマルへラドインタフェース部
２５へ供給される４ビツトの通電パルス幅データと、サ
ーマルヘラド１１への通電パルスとの関係を示す。この
例においては、同図（ａ）に示すように通電パルス幅が
それぞれ異なるＥＮ１〜ＥＮ４の４つの通電パルスを設
定し、これら４つの通電パルスとパルス幅演算部６０か
ら出力されてくる通電パルス幅データの各ビットとが１
対１に対応している。たとえば、通電パルス幅データの
うち、第１１図（ａ）の最上位ビット（ＭＳＢ）が通電
パルスＥＮ１に対応し、第２ビツトがＥＮ２に対応し、
第３ビツトがＥＮａに対応し、第４ビツトがＥＮ４に対
応している。各発熱抵抗体への通電パルス幅は、通電パ
ルス幅データの４ビツトの内で、データが１′′である
ビットに対応する通電パルスを選択して形成される。例
えば、第１１図（ｂ）に示すように、通電パルス幅デー
タが’　１０１１　”である時は、ＥＮｌ、ＥＮａ　、
ＥＮ４の各通電パルスが選択され、発熱抵抗体には、■
ｓ　＋Ｔ３　＋７４の時間幅だけ通電が行われる。この
ようム方法によって各発熱抵抗体への通電パルス幅を変
化させている。

この場合、各パルスの椙を１：２：４：８の比率にすれ
ば、最大１６段階のパルス幅を選択することができる。

本実施例の場合、１０段階のパルス幅を選択し得るよう
にしており、各濃度とパルス幅データとの間には、次表
のような関係を持たせている。

なお、通電パルス幅演算部７０では、パターン発生回路
７１と同様に文字と図面の判別を行なっており、入力画
像データが文字である場合には、表に基づく通電パルス
幅を出力せず、現在注目している画素とその周辺の画素
のデータを参照し、たとえば１ライン前に画点が存在す
る場合とそうでない場合とで通電時間を異なるものとす
るようにパルス幅を設定する。

パルス幅演算部６０で、サーマルヘッド１１への・通電
パルス幅が設定されたら、パルス幅演算部６０は、過去
３ライン分の入力画像データの中から最も古いデータを
切り捨てて、現在の入力データを最も新しい過去のデー
タとしてデータの更新を行なう。

また、更新されたデータは、第７図におけるラインバッ
ファ６１に次々と書込まれてゆく。書込みのタイミング
は、タイミングコントローラ２７の出力するＷＲＡ信号
によって行われる。このＷＲＡ信号は、同時にライ１へ
アドレスカウンタ６６にも入力されている。ライトアド
レスカウンタ６６は、ラインバッファ６１の書込みアド
レスを指定する。ライドアドレスカウンタ６６と、リー
ドアドレスカウンタ６７とはセレクタ６８によって切替
えられ、選択的にその出力をラインバッファ６１に出力
する。このように、２つのアドレスカウンタを設けたの
は、リードアドレスとライトアドレスとが異なるためで
ある。すなわち、通電パルス幅の演算をするためには、
最初の抵抗体の画像データがシフトレジスタ５９の下か
ら２ビツト目にシフトされるまで、また最初の抵抗体の
過去３ライン分の入力画像データが、シフトレジスタ６
３の出力に出てくるまでシフトしなければならないため
である。かくして１ラインのデータの演算が全て終了す
ると、次のラインの読出しを開始させる同期信号が入力
されるまで、全てのコントロール信号は、ＯＦＦ状態と
なる。以後、全ラインについて上記の過程を繰返す。

第１２図は、本実施例に使用されるサーマルヘッド１１
の概略構成を示す図である。このサーマルヘッド１１は
、多数の発熱抵抗体をＲ１〜Ｒ２５６０を一列に並べた
ラインサーマルヘッドで、１ライン上には、２５６０ビ
ツトの発熱抵抗体８０が配設されている。各発熱抵抗体
８０にム、これら抵抗体に電流を流すためのＩＣ化され
たドライバ８１が接続されている。そして、これらは、
１枚の基板上に集積されている。

ドランバＩＣは、発熱抵抗体３２ビット分を駆動し得る
ものである。したがって、１つのヘッドには、８０個の
ドライバＩＣが搭載されている。ドライバＩＣは、第１
３図に示すように、シリアル−パラレル変換を行なう３
２ビツトのシフトレジスタ８２と、３２ビツトラツチ８
３と、通電を制御するためのゲート８４と、抵抗体８０
に所定レベルの電流を供給するドライバ８５とから構成
されている。

入力端子ＳＩＮに入力されたデータは、ＣＬＫによって
、３２ビツトシフトレジスタ８２内を順次転送されてゆ
く。３２ビツトのデータが転送されると、次にＬＡＴＣ
Ｈ信号によって、いま転送されて来たデータが３２ビツ
トのラッチ８３に保持される。次にパルス幅データＥＮ
が与えられると、ラッチ８３内に保持されていたデータ
が１の場合だけ、ゲート８４の出力がハイレベルとなる
ため、ゲート８４に接続されているドライバ用のトラン
ジス、り８５がＯＮ状態となり、ドライバ８５に接続さ
れている発熱抵抗体に電流を流すことがきる。また、第
１２図に示すように、このサーマルヘッド１１は、ドラ
イバＩＣ８１を発熱抵抗体の両側に振分けた形で配置し
ている。すなわち、３２ピ、ットの抵抗体ごとに発熱抵
抗体を挟んで交互に配置されているドライバ８１によっ
て駆動される構成となっている。また、データ転送の高
速化を図るため、このヘッドは、５ＩＮ１〜５ＩＮ８の
８個の入力端子を用意し、１つの入力端子には、３２０
ビツトのデータが入力される様になっている。このため
、データの転送は、３２０個のＣＬＫ信号によって、１
ライン分のデータを転送できるので、４．ＭＨ２のＣＬ
Ｋ信号を用いた場合には、８０μｓｅｃの時間で１ライ
ンのデータ転送が完了する。また、データ入力端子５Ｉ
Ｎ１〜５ＩＮ８も、発熱抵抗体８０を挟んで両側に４つ
ずつ設けられ、１つの入力端子には、発熱抵抗体の片側
に並んでいる１０−のドライバＩＣに供給される入力デ
ータが入力されるようになっている。

また、ＣＬＫ信号、ＬＡＴＣＨ信号等の信号は、それぞ
れ片側ずつ４０個のドライバＩＣ８１に供給されている
。また、通電パルス幅を決定しているＥＮ信号は、それ
ぞれ片側２０個ずつのドライバＩＣ８１を駆動するよう
にしている。

このような、サーマルヘッド１１を駆動するために、デ
ータ再合成部２４からシリアルに出力されてくる通電パ
ルスデータは、上記サーマルヘッドに供給されるに際し
、データの配列順序を変更される必要がある。サーマル
ヘッドインタフェース部２５は、このような機能を持っ
ている。第１４図は、このサーマルへラドインタフェー
ス部２５の具体的構成を示す図である。すなわち、デー
タ再合成部４から出力された４ビツトの通電パルス幅デ
ータは、バッファ９１１〜９１８、またはバッファ９２
１〜９２Ｂを通してＲＡ　Ｍ　９４１〜９４８、または
ＲＡＭ９５１〜９５Ｂへと供給される。これらバッファ
９０１〜９０．．９２１〜９２ｅ　、ＲＡＭ９４１〜９
４８．９５１〜９５８は、それぞれ８個で１組になって
おり、サ−マルヘッド１１の入力端子が８個あるのに対
応している。例えば入力ボートが１つの場合には、これ
らバッファ、ＲＡＭは１つで良い。また、バッファおよ
びＲＡＭが２系統に分離されているのは、高速化に対応
させたものである。たとえば、ＲＡＭ９４１〜９４Ｂに
データを書込んでいる間は、ＲＡＭ９５１〜９５８から
はデータを読出すというように、書込みと読みだしとを
同時に行なうことにより、高速化を図っている。

このように構成されたサーマルへラドインタフェース部
２５は、次のように動作する。まず、データ再合成部２
４から出力されてくる最初の３２ビツト分のデータは、
バッファ９０１を介してＲＡ　Ｍ　９４゜へと書込まれ
る。この時、バッファ９０１のＯ８端子には、３２ビツ
ト分のデータをＲＡ　Ｍ　９４１へと書込む時だ゛け、
このバッファ９０１をイネーブルにする信号が入力され
ている。その他の場合は、バッファ９０１デイスエーブ
ル状態となっている。したがって、データ再合成部２４
から出力されるデータは、ＲＡ　Ｍ　９４１の入力端子
にだけ供給され、バッファ９０をイネーブルにする信号
、つまりＲＡＭ９４１へのライト信号ＲＡＭＢ１１ＷＲ
によって上記ＲＡ　Ｍ　９４１内に書込まれる。この時
、ＲＡ　Ｍ　９４１〜９４８には、アドレス発生部９８
から、アドレスデータが供給されており、１画素のデー
タがＲＡＭに書込まれる毎にアドレスが１つアップする
ようになっており、０から３１までのアドレスを出力す
る。第１３図からも分かるように、１ラインのデータは
、３２ピツト毎に発熱抵抗体を挟んで交互に供給される
ようになっている。そこで、次の３２ビツトのデータは
、５ＩＮ２の端子から供給されなければならないので、
ＲＡ　Ｍ　９４２　　（但し図示せず）に書込まれる。

この時には、ＲＡＭＢ１２ＷＲの信号がタイミングコン
トローラ２７から出力されているので、バッファ９０２
（但し図示せず）のみがイネーブル状態になっており、
データ再合成部２４から出力されたパルス幅データは、
ＲＡ　Ｍ　９４２のみに書込まれる。この時にもアドレ
ス発生部９８は、０から３１のアドレスを出力する。次
の３２ビツトのデータは、再び５ＩＮ１の端子からサー
マルヘッド１１へ供給しなければならないので、タイミ
ングコントローラ２７からは再びＲＡＭＢ１１ＷＲの信
号が出力され、上記データはＲＡ　Ｍ　９４１へと書込
まれて行く。この時、アドレス発生部９８からは、３２
゜〜６３のアドレスが発生されている。また、次の３２
ビツトのパルス幅データは、５ＩＮ２の端子から供給さ
れなければならないので、タイミングコントローラ２７
からは、再びＲＡ　Ｍ　Ｂ　１２Ｗ　Ｒの信号が出力さ
れ、ＲＡ　Ｍ　９４２へと順次書込まれていく。

この時も、アドレス発生部９８からは、３１から６３の
アドレスが出力されている。このような過程を繰返し、
６４０ドツトの画像データを順次ＲＡ　Ｍ　９４１とＲ
Ａ　Ｍ　９４２とへ交互に３２ビツトずつ書込んでゆく
ことによって、５ＩＮＩ、５ＩＮ２の端子からサーマル
ヘッド１１へ供給するデータを全て書込むことができる
。同様に、次の６４１〜１２８０番目のデータはＲＡ　
Ｍ　９４３とＲＡＭ９４４、また１２８１〜１９２０番
目のデータはＲＡ　Ｍ　９４ｓとＲＡＭ９４６、さらに
１９２１〜２５６０番目のデータはＲＡ　Ｍ　９４．と
ＲＡＭ９４８の各Ｏ〜３１９のアドレスに３２ビツトず
つ交互に格納されてゆき、これによって１ラインのデー
タ２５６０ドツトが全てＲＡ　Ｍ　９４１〜９４８へと
格納される。

このように、ＲＡ　Ｍ　９４１〜９４８へパルス幅デー
タを書込んでいる間に、同時にＲＡ　Ｍ　９５１〜９５
Ｂからは、前ラインの処理の際に既に書込まれている１
ライン前のパルス幅データが読み出される。

この時、ＲＡ　Ｍ　９５１〜９５８は、リード状態とな
っており、その出力データラインには、アドレス発生部
９９で指定されたアドレスに記憶されたパルス幅データ
が出力されている。マルチプレクサ１００〜１０８は、
ＲＡ　Ｍ　９４．〜９４８がら出力されるパルス幅デー
タと、ＲＡ　Ｍ　９５１〜９５Ｂから出力されるパルス
幅データの各４ビツトのデータのうち、読出し状態にな
っているＲＡＭからのデータ１ピツトを選択し、サーマ
ルヘッド１１の各入力端子５ＩＮ１〜５ＩＮ８に供給す
るようにしている。この選択のタイミングは、タイミン
グコントローラ２７からのマルチプレクサコントロール
信号ＭＰＣによって行われる。たとえば、ＲＡ　Ｍ　９
５．〜９５８がリード状態である場合、マルチプレクサ
からは、上記リード状態となっているＲ　Ａ　Ｍ　９５
１〜９５８からの４ビツトの通電パルス幅データのうち
から１ビツトが選択されている。この出力データは、タ
イミングコントローラ２７から発生されるＣＬＫ信号に
よって、サーマルヘッド上に配設されたドライバＩＣ８
１内のシフトレジスタ８２に取込まれる。

それと同時にＣＬＫ２の信号がタイミングコントローラ
からアドレス発生部９９へと供給され、ＲＡＭ９５１〜
９５．に並列に供給されているアドレスの値を１つカウ
ントアツプさせる。この操作を３２０回繰返すことによ
ってＲＡ　Ｍ　９５１〜９５Ｂに格納されていた１ライ
ンのデータが全てサーマルヘッド内に取込まれる。シフ
トレジスタ８２に転送されたデータは、その後出力され
るＬＡＴＣＨ信号によってドライバＩＣ８１内のラッチ
に保持された後、ＥＮ信号によって発熱抵抗体８０の駆
動に供される。

データ再合成部２４から出力されてＲＡ　Ｍ　９５１〜
９５Ｂに書込まれるパルス幅データは、前述したように
４ビツトのデータで構成されている。ＲＡＭ９５１〜９
５Ｂからは、まず４ピッＩ−のデータのうち、再上位ビ
ット（ＭＳＢ）がマルチプレクサを介して入力される。

そして、１回目の読出しで、ＭＳＢビットがすべてサー
マルヘッド内に取込まれたら、Ｔ１の幅の通電パルスＥ
Ｎｒを、タイミングコントローラ２７からドライバＩＣ
へと供給する。

これによって、１回目の転写がなされる。タイミングコ
ントローラ２７は、上記転写と同時にサーマルヘッド１
１にＣＬＫを、またアドレス発生部９９にＣＬＫ２をそ
れぞれ出力する。また、マルチプレクサ１００〜１０８
には、マルチプレクサコントロール信号ＭＰＣが出力さ
れ、ＲＡ　Ｍ　９５１〜９５８内の第２ビツトが選択さ
れるようにマルチプレクサ１００〜１０８を制御する。

第２ビツトのデータが１ライン分サーマルヘッド１１に
転送されたら、１回目の転写が終了した直後に、タイミ
ングコントローラ２７から２回目のデータをラッチする
ためのＬＡＴＣＨ信号がドライバＩＣ８１に供給され、
上記データのラッチが行われる。ラッチが終了すると、
２回目のパルス幅信号ＥＮ２が出力され、２回目の転写
が行われる。同様な操作を３回目、４回目の転写におい
ても繰返して行ない、１ラインの転写動作が終了する。

このようにして１ラインのデータの転写が行われるが、
この実施例で使用したサーマルヘッドは、２５６０ビツ
トであるので、これらの全ての発熱抵抗体８０を同時に
通電するには非常に大容量の電源を使用しなければなら
ない。そこで、第１５図に示すように、転写のイネーブ
ル信号としてＡＥＮ、ＢＥＮの２つの信号を用い、同時
にドライブできる発熱抵抗体８０の数を分割するように
している。

つまり、本実施例では、ＡＥＮ、、ＢＥＮがそれぞれ発
熱抵抗体８０を挟んで２本ずつあるので、同時に駆動で
きるドライバＩＣの数は２０個（発熱抵抗体数にして６
４０素子）であり、少なくともこれだけの抵抗体を駆動
できる容量の電源を用意すれば良い。なお、本実施例で
は、２つのＡＥＮ、ＢＥＮは、同じ信号を使用したので
、１ラインの転写では、同時に全素子の半分の素子を最
大駆動している。そこで、１ラインのデータを全て記録
するのは、ＲＡＭ　　６５１〜６５．からは８回の読み
出し動作が必要になり、また、転写も８回行なうことに
なる。つまり、１回目の読み出し動作ではＡＥＮ！、２
回目ではＡＥＮ２．３回目ではＡＥＮ３．４回目ではＡ
ＥＮ４．５回目からはＢＥＮｓ　、・・・と合計８回の
読み出し、転写を行なうことによって１ラインの転写動
作を終了する。

これらのＥＮ信号は、ＲＡＭから読み出される４ビツト
のデータの各ビットに対するＡＥＮとＢＥＮの長さが等
しくなっていなければならない。本実施例の場合には、
この長さが異なると、右側半分と、左側半分とで転写濃
度に差がでてしまう。

そこで、本実施例では、ＯＲ積の値の異なる４個のモノ
マルチを使用し、これらのモノマルチを１ライン転写す
る間にそれぞれ２回ずつ使用してＡＥＮとＢＥＮの長さ
を等しくした。上述したサーマルへラドインタフェース
部２５の動作、タイミングコントローラ２７からの出力
等は、第１５図に示される。

１ラインの転写動作が終了すると、次のラインの転写動
作が行われる。この時は、ＲＡＭ群９４１〜９４８に書
込まれたデータを、サーマルヘッドのデータ入力端子５
ＩＮＩ〜５ＩＮ８に供給し、次に新しく入力されたデー
タをＲＡ　Ｍ　９５１〜９５８に書込むようにタイミン
グコントローラ２７からコントロール信号がそれぞれ供
給され、上述した動作を行なって、次のラインの転写が
行われる。以下、上記の過程を繰返して１画面の転写が
終了する。

このようにして記録された画像は、色選択部２２で選択
されたある１色だけのデータであるので、本実施例のよ
うなカラー複写機の場合には、次に２色目の転写動作を
行なわなければならない。そこでＣＰＵは、次のインク
の色は何色であるかを検出し、次に転写すべき色を色選
択部２２に指令する。もちろん、転写される色の順序が
予め分っている場合には、ＧＰｔＪに記憶されている色
情報を色選択部２２に与えるようにすればよい。このよ
うにして、各色のインクを転写してカラー画像出力を得
ることができる。

以上、詳述したように本実施例によれば、４×４のサブ
マトリクスで構成される画素を第１図（ｂ）に示すパタ
ーンで表現するようにしているので、アナログ的な濃度
曲線を持った、しかも蓄熱効果の影響の少ないカラー複
写機を提供できる。

なお、本実施例では、ディザ化回路８で２値化される時
に４×４の組織ディザを用い、またデータ再合成部１０
で発生させるパターンも４×４のパターンを用いたが、
この両者のパターンのサイズは異なっても良い。たとえ
ば、２値化を行なうディザのサイズが４Ｘ４であるのに
対し、発生するパターンが３×３や８×８であってもよ
い。また、２値化されたパターンと、データ再合成部の
発生するパターンのサイズが同じであっても、たとえば
第１６図（ａ）および（ｂ）に示すように画素の並び方
を換えるようにしても良い。このように、各画素を斜め
に配置することによって画点の並びかたの規則性が排除
され、より自然な画像を得ることができる。この場合、
第７図のピッ゛トカウンタ４０とライン数カウンタ４７
の下位３ビツトをパターン発生回路７１に供給すること
によって実現できる。また、第１６図（Ｃ）〜（ｆ）に
示すように、カラー複写機等に、このサーマル記録装置
を適用する場合には、同一のパターンであっても各包接
とに画点の配置を変えても良い。このようにすれば、サ
ーマルヘッドの劣化を少なくできるうえ、色の重なり具
合も向上し、鮮かなカラー画像を得ることが可能になる
。

以上のように、本発明は、入力画像信号の階調に応じ、
画点を形成するサーマルヘッドへの通電パルス幅を変化
させるとともに、前記画素を構成する画点が隣接画素の
画点と連続して形成されないような配列で前記画点を形
成するものであれば、その要旨を逸脱しない範囲で種々
変形して実施することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るサーマル記録装置で形
成される画素のパターンを説明するための図であり、同
図（ａ）は比較のため通常のディザ法で形成されるパタ
ーンを示す図、同図（ｂ）は本実施例によって形成され
るパターンを示す図、第２図乃至第１５図は同装置を適
用したカラー複写機を説明するための図であり、第２図
は全体的な構成を示すブロック図、第３図はサーマルヘ
ッド駆動回路の構成を示すブロック図、第４図は色選択
部の構成を示すブロック図、第５図はその変形例を示す
ブロック図、第６図はマスキング部の構成を示すブロッ
ク図、第７図はデータ再合成部の構成を示すブロック図
、第８図はその動作を説明するための波形図、第９図は
同データ再合成部で生成される信号に基づいて形成され
るパターンを説明するための図、第１０図は同データ再
合成部におけるパターン発生部の構成を示すブロック図
、第１１図はパルス幅制御の方法を説明するための図、
第１２図はサーマルヘッドの構成を示すブロック図、第
１３図は同サーマルヘッドの要部を示すブロック図、第
１４図はサーマルヘッドインタフェース部の構成を示す
ブロック図、第１５図はその動作を説明するための波形
図、第１６図は本発明の他の実施例を説明するた゛めの
図である。１・・・原稿、２・・・ＣＣＤラインセンサ、１１・・
・サーマルヘッド、１２・・・インクリボン、１３・・
・記録紙、２′Ｌ・・・色選択部、２３・・・マスキン
グ部、２４・・・デー、夕再合成部、２５・・・サーマ
ルへラドインタフェース部、２７・・・タイミングコン
トローラ、Ｐ・・・画点。出願人代理人　弁理士　鈴江武彦ｆＰＪ１図（ａ）　　Ｐ（ｂ）〉− 閂０シ第１６（ａ）（ｃ）　　　　（ｄ）ＹｅｌｌＯＷ　　　Ｍａ９ｅｎｔａ（ｂ）（ｅ）　　　　（ｆ　）Ｃｙａｎ　　　　Ｂｌａｃｋ

Claims

【特許請求の範囲】

（１）階調性を有する画像信号を入力し、一画素の階調
を複数の画点を用いて表現するサーマル記録装置におい
て、前記入力画像信号の階調に対応して前記画点を形成
するサーマルヘッドへの通電パルス幅を変化させるとと
もに、前記画素を構成する画点が隣接画素の画点と連続
して形成されないような配列で前記画点を形成するもの
であることを特徴とするサーマル記録装置。
（２）前記画素を構成する画点の数を、前記入力画像信
号の階調に応じて変化させるようにしたことを特徴とす
る特許請求の範囲第１項記載のサーマル記録装置。