JPS6115416A - Ｒ−ｓ型フリツプフロツプ - Google Patents
Ｒ−ｓ型フリツプフロツプInfo
- Publication number
- JPS6115416A JPS6115416A JP59136238A JP13623884A JPS6115416A JP S6115416 A JPS6115416 A JP S6115416A JP 59136238 A JP59136238 A JP 59136238A JP 13623884 A JP13623884 A JP 13623884A JP S6115416 A JPS6115416 A JP S6115416A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- input signal
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、差動アンプの構成を基本構成とする論理回
路を組合わ−せてなるＲ−３型フリツプフロツプに関す
る。
路を組合わ−せてなるＲ−３型フリツプフロツプに関す
る。
例えば米国特許第３２５９７６１号明細書に示すように
、トランジスタのエミッタを共通に接続した差動アンプ
を基本構成とする論理回路が知られている。この論理回
路は、Ｅ ＣＬ （Ｅｍｉｔｔｅｒ Ｃ。
、トランジスタのエミッタを共通に接続した差動アンプ
を基本構成とする論理回路が知られている。この論理回
路は、Ｅ ＣＬ （Ｅｍｉｔｔｅｒ Ｃ。
ｕｐｌｅｄ Ｌｏｇｉｃ）と称される。
このＥＣＬのＮＯＲゲートを第７図に示すように、２個
用い、一方のＮＯＲゲートの一方の入力端子にセット入
力Ｓを供給し、他方のＮＯＲゲートの一方の入力端子に
リセット人力Ｒを供給し、夫々のＮＯＲゲートの出力を
相手方のＮＯＲゲートの他方の入力端子に供給すること
で、Ｒ−Ｓフリップフロップを構成することができる。
用い、一方のＮＯＲゲートの一方の入力端子にセット入
力Ｓを供給し、他方のＮＯＲゲートの一方の入力端子に
リセット人力Ｒを供給し、夫々のＮＯＲゲートの出力を
相手方のＮＯＲゲートの他方の入力端子に供給すること
で、Ｒ−Ｓフリップフロップを構成することができる。
第８図は、かかるＲ−Ｓフリップフロップの接続を示す
もので、４１．４２．４３は、互いのエミッタが共通接
続され、定電流源としての抵抗４４に接続されたトラン
ジスタを示す。トランジスタ４１のベースに基準電圧Ｖ
ｒが供給され、トランジスタ４２のベースにセット人力
Ｓが供給される。
もので、４１．４２．４３は、互いのエミッタが共通接
続され、定電流源としての抵抗４４に接続されたトラン
ジスタを示す。トランジスタ４１のベースに基準電圧Ｖ
ｒが供給され、トランジスタ４２のベースにセット人力
Ｓが供給される。
トランジスタ４２及び４３のコレクタ同士が接続され、
この接続点が電源端子６７に抵抗４５を介して接続され
ると共に、エミッタフォロワ形のトランジスタ４６を介
して出力口の出力端子とされる。トランジスタ４６のエ
ミッタが抵抗４９を介して接地端子６８に接続されると
共に、トランジスタ５３のベースに接続される。
この接続点が電源端子６７に抵抗４５を介して接続され
ると共に、エミッタフォロワ形のトランジスタ４６を介
して出力口の出力端子とされる。トランジスタ４６のエ
ミッタが抵抗４９を介して接地端子６８に接続されると
共に、トランジスタ５３のベースに接続される。
５１．５２．５３は、互いのエミッタが共通接続され、
定電流源としての抵抗５４に接続されたトランジスタを
示す。トランジスタ５１のベースに基準電圧Ｖｒが供給
され、トランジスタ５２のベースにリセット人力Ｒが供
給される。
定電流源としての抵抗５４に接続されたトランジスタを
示す。トランジスタ５１のベースに基準電圧Ｖｒが供給
され、トランジスタ５２のベースにリセット人力Ｒが供
給される。
トランジスタ５２及び５３のコレクタ同士が接続され、
この接続点が電源端子６７に抵抗５５を介して接続され
ると共に、エミッタフォロワ形のトランジスタ５６を介
して出力Ｑの出力端子とされる。トランジスタ５６のエ
ミッタが抵抗５９を介して接地端子６８に接続されると
共に、トランジスタ４３のベースに接続される。
この接続点が電源端子６７に抵抗５５を介して接続され
ると共に、エミッタフォロワ形のトランジスタ５６を介
して出力Ｑの出力端子とされる。トランジスタ５６のエ
ミッタが抵抗５９を介して接地端子６８に接続されると
共に、トランジスタ４３のベースに接続される。
基準電圧Ｖｒは、第９図に示すように、セット人力Ｓ及
びリセット人力Ｒの低レベル（以下の説明でＬと表す）
及び高レベル（以下の説明でＨと表す）間の論理振幅の
中央のレベルと一致する関係とされている。例えばリセ
ット状態で、出力ＱがＬＳｏがＨの時にセット入力Ｓが
Ｈに立ち上がると、トランジスタ４２がオンし、トラン
ジスタ５３のベースに供給されるレベルがＬとなる。こ
のため、トランジスタ５１がオンし、トランジスタ５２
．５３がオフする。従って、出力ＱがＨに立ち上がり、
セット人力Ｓがその後りになっても、セット状態が保持
される。
びリセット人力Ｒの低レベル（以下の説明でＬと表す）
及び高レベル（以下の説明でＨと表す）間の論理振幅の
中央のレベルと一致する関係とされている。例えばリセ
ット状態で、出力ＱがＬＳｏがＨの時にセット入力Ｓが
Ｈに立ち上がると、トランジスタ４２がオンし、トラン
ジスタ５３のベースに供給されるレベルがＬとなる。こ
のため、トランジスタ５１がオンし、トランジスタ５２
．５３がオフする。従って、出力ＱがＨに立ち上がり、
セット人力Ｓがその後りになっても、セット状態が保持
される。
上述のＥＣＬを用いたＲ−Ｓフリップフロップは、トラ
ンジスタを飽和動作させないので、高速の動作が可能で
ある。しかし、従来のＥＣＬ論理回路は、基準電圧と入
力信号とを比較するため、基準電圧発生回路を必要とす
る。高速の論理回路では、各論理回路に流す電流が大き
いので、スイッチング時の過渡電流を吸収するために、
回路規模に応じた個数の基準電圧発生回路が必要になる
。
ンジスタを飽和動作させないので、高速の動作が可能で
ある。しかし、従来のＥＣＬ論理回路は、基準電圧と入
力信号とを比較するため、基準電圧発生回路を必要とす
る。高速の論理回路では、各論理回路に流す電流が大き
いので、スイッチング時の過渡電流を吸収するために、
回路規模に応じた個数の基準電圧発生回路が必要になる
。
勿論、第８図から明らかなように、基準電圧を必要とす
ることは、２人力のＮＯＲゲートを実現するために、差
動アンプを構成するトランジスタの個数が３個となる。
ることは、２人力のＮＯＲゲートを実現するために、差
動アンプを構成するトランジスタの個数が３個となる。
従って、従来の論理回路は、素子数が多くなる欠点があ
った。また、基準電圧を各論理回路に供給するための配
線パターンが必要で、基板上で配線パターンの占める割
合が多くなり、チップサイズが大きくなる欠点があった
。
った。また、基準電圧を各論理回路に供給するための配
線パターンが必要で、基板上で配線パターンの占める割
合が多くなり、チップサイズが大きくなる欠点があった
。
また、従来のＲ−Ｓフリップフロップは、２個のＮＯＲ
ゲートを必要とし、素子数が多い欠点があった・ 〔発明の目的〕 従って、この発明の目的は、基準電圧を必要としない論
理回路によりＲ−Ｓフリップフロップを構成し、トラン
ジスタ、抵抗等の素子数の大幅な減少を図ることができ
、消費電力の低減及び遅延時間の短縮を実現できるＲ−
Ｓフリップフロップを提供することにある。
ゲートを必要とし、素子数が多い欠点があった・ 〔発明の目的〕 従って、この発明の目的は、基準電圧を必要としない論
理回路によりＲ−Ｓフリップフロップを構成し、トラン
ジスタ、抵抗等の素子数の大幅な減少を図ることができ
、消費電力の低減及び遅延時間の短縮を実現できるＲ−
Ｓフリップフロップを提供することにある。
この発明によれば、従来のＥＣＬ論理回路を用いたＲ−
Ｓフリップフロップと同程度の動作速度を実現する時に
は、差動アンプの定電流源の値を小とできるので、素子
数の低減と相乗して消費電力を極めて少なくすることが
できる。
Ｓフリップフロップと同程度の動作速度を実現する時に
は、差動アンプの定電流源の値を小とできるので、素子
数の低減と相乗して消費電力を極めて少なくすることが
できる。
また、この発明は、基準電圧を各ゲート回路に供給する
必要がないので、基準電圧供給用の配線パターンが不要
となり、ＩＣ回路のチップサイズを小型化できる。
必要がないので、基準電圧供給用の配線パターンが不要
となり、ＩＣ回路のチップサイズを小型化できる。
更に、この発明は、１個の論理回路によりＲ−Ｓフリッ
プフロップを構成でき、素子数が大幅に低減できるもの
である。
プフロップを構成でき、素子数が大幅に低減できるもの
である。
この発明は、第１のトランジスタと第２のトランジスタ
と第３のトランジスタの互いのエミッタが定電流源に接
続され、第２のトランジスタ及び第３のトランジスタの
互いのコレクタが′共通接続された差動アンプを有し、 第１のトランジスタのベースにセット入力信号を供給し
、第２のトランジスタのベースにリセット入力信号を供
給し、第３のトランジスタのベースに第１のトランジス
タのコレクタ出力を供給し、セット入力信号とりセット
入力信号の低レベル及び高レベル間の振幅が互いに等し
くされ、且つセット入力信号及びリセット入力信号間で
、振幅の略々％のレベルシフト量が設けられ、第３のト
ランジスタのベースに供給される信号がリセット入力信
号と同一のレベル関係を持つようにされたことを特徴と
するＲ−３型フリツプフロツプである。
と第３のトランジスタの互いのエミッタが定電流源に接
続され、第２のトランジスタ及び第３のトランジスタの
互いのコレクタが′共通接続された差動アンプを有し、 第１のトランジスタのベースにセット入力信号を供給し
、第２のトランジスタのベースにリセット入力信号を供
給し、第３のトランジスタのベースに第１のトランジス
タのコレクタ出力を供給し、セット入力信号とりセット
入力信号の低レベル及び高レベル間の振幅が互いに等し
くされ、且つセット入力信号及びリセット入力信号間で
、振幅の略々％のレベルシフト量が設けられ、第３のト
ランジスタのベースに供給される信号がリセット入力信
号と同一のレベル関係を持つようにされたことを特徴と
するＲ−３型フリツプフロツプである。
以下、この発明の一実施例について、図面を参照して説
明する。第１図において、１．２及び３は、互いのエミ
ッタが共通の抵抗４を介して接地端子９に接続されたト
ランジスタを示す。トランジスタ１のベースと接続され
た入力端子５にセット入力Ｓが供給される。トランジス
タ２０ベースと接続された入力端子６にリセット人力Ｒ
−が供給される。
明する。第１図において、１．２及び３は、互いのエミ
ッタが共通の抵抗４を介して接地端子９に接続されたト
ランジスタを示す。トランジスタ１のベースと接続され
た入力端子５にセット入力Ｓが供給される。トランジス
タ２０ベースと接続された入力端子６にリセット人力Ｒ
−が供給される。
トランジスタ１のコレクタが抵抗７を介して電源端子８
と接続されると共に、エミッタフォロワ形トランジスタ
１０のベースに接続される。トランジスタ２．３の互い
のコレクタが共通接続され、この接続点が電源端子８に
接続される。トランジスタ１０のエミッタ及び接地端子
９間に抵抗１１及び１２の直列接続が挿入される。この
抵抗１１及び１２の接続点がトランジスタ３のベースに
接続されると共に、出力ローの出力端子１３として導出
される。
と接続されると共に、エミッタフォロワ形トランジスタ
１０のベースに接続される。トランジスタ２．３の互い
のコレクタが共通接続され、この接続点が電源端子８に
接続される。トランジスタ１０のエミッタ及び接地端子
９間に抵抗１１及び１２の直列接続が挿入される。この
抵抗１１及び１２の接続点がトランジスタ３のベースに
接続されると共に、出力ローの出力端子１３として導出
される。
上述のこの発明の一実施例は、第２図に示す構成と等価
なものである。つまり、ＯＲゲートにセット人力Ｓを供
給し、ＮＯＲゲートの一方の入力端子にリセット人力Ｒ
−を供給し、ＯＲゲート及びＮＯＲゲートの出力をＮＯ
Ｒゲートに供給すると共に、このＮＯＲゲートから出力
Ｇ−を取り出す構成のものである。
なものである。つまり、ＯＲゲートにセット人力Ｓを供
給し、ＮＯＲゲートの一方の入力端子にリセット人力Ｒ
−を供給し、ＯＲゲート及びＮＯＲゲートの出力をＮＯ
Ｒゲートに供給すると共に、このＮＯＲゲートから出力
Ｇ−を取り出す構成のものである。
第３図は、この発明の一実施例の入カ゛レベル及び出力
レベルの関係を示すものである。セット入力Ｓは、高レ
ベル（Ｈ）と低レベル（Ｌ）とを有し、論理振幅ＶＬを
持つものである。−の記号を付したりセット人力Ｒ−及
び出力Ｑ−は、互いに等しいＶＬの論理振幅を有し、且
つセット人力Ｓに対し’Ａ Ｖ Ｌのレベル低くシフト
されたＨ−及びＬ−のレベルを有するものである。アナ
ログレベルに関しては、Ｖｃｃを電源電圧とし、トラン
ジスタのベース・エミッタ間電圧降下をＶＢＥとすると
、 Ｈ−Ｖｃｃ−ＶＢＥ Ｌ＝Ｖｃｃ−ＶＢＥ−ＶＬ Ｈ−＝Ｖｃｃ−ＶＢＥ ％ＶＬ Ｌ−＝Ｖｃｃ−ＶＢε−ｖＬ−′ＡＶＬと選ばれている
。抵抗４で規定される差動アンプの定電流をＩとし、抵
抗７の値をＲとすると、（ＩＲ＝ＶＬ）とされている。
レベルの関係を示すものである。セット入力Ｓは、高レ
ベル（Ｈ）と低レベル（Ｌ）とを有し、論理振幅ＶＬを
持つものである。−の記号を付したりセット人力Ｒ−及
び出力Ｑ−は、互いに等しいＶＬの論理振幅を有し、且
つセット人力Ｓに対し’Ａ Ｖ Ｌのレベル低くシフト
されたＨ−及びＬ−のレベルを有するものである。アナ
ログレベルに関しては、Ｖｃｃを電源電圧とし、トラン
ジスタのベース・エミッタ間電圧降下をＶＢＥとすると
、 Ｈ−Ｖｃｃ−ＶＢＥ Ｌ＝Ｖｃｃ−ＶＢＥ−ＶＬ Ｈ−＝Ｖｃｃ−ＶＢＥ ％ＶＬ Ｌ−＝Ｖｃｃ−ＶＢε−ｖＬ−′ＡＶＬと選ばれている
。抵抗４で規定される差動アンプの定電流をＩとし、抵
抗７の値をＲとすると、（ＩＲ＝ＶＬ）とされている。
また、抵抗１２による定電流が％Ｖ−Ｌとされ、トラン
ジスタ１のコレクタ出力のレベルシフトがなされている
。
ジスタ１のコレクタ出力のレベルシフトがなされている
。
上述のこの発明の一実施例の動作を第４図を参照して説
明する。出力ローがＨ−のリセット状態において、セッ
ト人力ＳがＬからＨに立ち上がると、（Ｈ＞Ｈ−）であ
るので、トランジスタ１がオンし、トランジスタ２．３
がオフする。従って、出力Ｇ−がＨ−からＬ−に立ち下
がる。この後では、セット人力ＳがＬになっても、セッ
ト状態が保持される。
明する。出力ローがＨ−のリセット状態において、セッ
ト人力ＳがＬからＨに立ち上がると、（Ｈ＞Ｈ−）であ
るので、トランジスタ１がオンし、トランジスタ２．３
がオフする。従って、出力Ｇ−がＨ−からＬ−に立ち下
がる。この後では、セット人力ＳがＬになっても、セッ
ト状態が保持される。
セット秋ｓ （Ｑ−＝Ｌ−＞において、リセット人力Ｒ
−がＬ−からＨ−に立ち上がると、（Ｈ−＞Ｌ）のため
に、トランジスタ２がオンし、トランジスタ１がオフす
る。従って、出力ローがＬ−からＨ−に立ち上がる。こ
の後では、リセット人力Ｒ−がＩ７になっても、リセッ
ト状態が保持される。
−がＬ−からＨ−に立ち上がると、（Ｈ−＞Ｌ）のため
に、トランジスタ２がオンし、トランジスタ１がオフす
る。従って、出力ローがＬ−からＨ−に立ち上がる。こ
の後では、リセット人力Ｒ−がＩ７になっても、リセッ
ト状態が保持される。
Ｈ及びＬのレベルを持つ２植体号に’Ａ Ｖ Ｌのレベ
ルシフトを生じさせるには、第５図或いは第６図に示す
構成を用いれば良い。
ルシフトを生じさせるには、第５図或いは第６図に示す
構成を用いれば良い。
第５図において、２１，２２で示すトランジスタのエミ
ッタが定電流源用の抵抗２３を介して接地端子３０に接
続され、トランジスタ２°ｌのベース及びトランジスタ
２２のベースの夫々から入力端子２４及び２５が導出さ
れている。トランジスタ２１のコレクタが抵抗２６を介
して抵抗２８の一端に接続され、トランジスタ２２のコ
レクタが抵抗２７を介して抵抗２８の一端に接続され、
この抵抗２８の他端が電源端子２９と接続されている。
ッタが定電流源用の抵抗２３を介して接地端子３０に接
続され、トランジスタ２°ｌのベース及びトランジスタ
２２のベースの夫々から入力端子２４及び２５が導出さ
れている。トランジスタ２１のコレクタが抵抗２６を介
して抵抗２８の一端に接続され、トランジスタ２２のコ
レクタが抵抗２７を介して抵抗２８の一端に接続され、
この抵抗２８の他端が電源端子２９と接続されている。
トランジスタ２２のコレクタがエミッタフォロワ形のト
ランジスタ３１のベースに接続され、トランジスタ３１
のエミッタが抵抗３２を介して接地されると共に、出力
端子３３として導出される。
ランジスタ３１のベースに接続され、トランジスタ３１
のエミッタが抵抗３２を介して接地されると共に、出力
端子３３として導出される。
抵抗２６及び２７の値を等しくＲとすると、抵抗２８の
値が〃Ｒとされている。従って、入力端子２４及び２５
に供給されたＨ及びＬの２植体号がＨ−及びＬ−のレベ
ルを持つ２植体号に変換されて出力端子３３に取り出さ
れる。
値が〃Ｒとされている。従って、入力端子２４及び２５
に供給されたＨ及びＬの２植体号がＨ−及びＬ−のレベ
ルを持つ２植体号に変換されて出力端子３３に取り出さ
れる。
第６図は、上述と同様のレベル変換を行う回路構成の他
の例を示す。トランジスタ２１及び２２により、差動ア
ンプが構成され、トランジスタ２２のコレクタ出力がエ
ミッタフォロワ形のトランジスタ３１のベースに供給さ
れる。このトランジスタ３１のエミッタ及び接地間に抵
抗３２及び３４の直列接続が挿入され、抵抗３２及び３
４の接続点から出力端子３３が導出される。抵抗３４は
、定電流源用のもので、この抵抗３４による定電流を差
動アンプの定電流のＡとすることで、レベル変換をなし
うる。
の例を示す。トランジスタ２１及び２２により、差動ア
ンプが構成され、トランジスタ２２のコレクタ出力がエ
ミッタフォロワ形のトランジスタ３１のベースに供給さ
れる。このトランジスタ３１のエミッタ及び接地間に抵
抗３２及び３４の直列接続が挿入され、抵抗３２及び３
４の接続点から出力端子３３が導出される。抵抗３４は
、定電流源用のもので、この抵抗３４による定電流を差
動アンプの定電流のＡとすることで、レベル変換をなし
うる。
上述の一実施例と異なり、トランジスタ１及び２と並列
に複数のトランジスタを接続し、セット入力及びリセッ
ト入力を多入力の構成としても良い。また、トランジス
タ２及び３のコレクタ接続点と電源端子８間に抵抗を挿
入すると共に、このコレクタ接続点をエミッタフォロワ
形のトランジスタを介して出力端子として導出し、出力
Ｑ−を得るようにしても良い。更に、■・ランジスタｌ
ＯのエミッタからＨ及びＬのレベルの出力を得ることも
できる。
に複数のトランジスタを接続し、セット入力及びリセッ
ト入力を多入力の構成としても良い。また、トランジス
タ２及び３のコレクタ接続点と電源端子８間に抵抗を挿
入すると共に、このコレクタ接続点をエミッタフォロワ
形のトランジスタを介して出力端子として導出し、出力
Ｑ−を得るようにしても良い。更に、■・ランジスタｌ
ＯのエミッタからＨ及びＬのレベルの出力を得ることも
できる。
尚、以上の説明では、定電流源として抵抗を用いたが、
トランジスタのベース及びエミッタ間に所定の直流電圧
を加える構成の定電流源を用いても良いことは、勿論で
ある。
トランジスタのベース及びエミッタ間に所定の直流電圧
を加える構成の定電流源を用いても良いことは、勿論で
ある。
この発明によれば、基準電圧を必要としない論理回路を
構成することができる。この発明は、トランジスタ、抵
抗等の素子数の大幅な減少を図ることができ、消費電力
の低減及び遅延時間の短縮を達成できる。
構成することができる。この発明は、トランジスタ、抵
抗等の素子数の大幅な減少を図ることができ、消費電力
の低減及び遅延時間の短縮を達成できる。
この発明によれば、従来のＥＣＬ論理回路と同程度の動
作速度を実現する時には、差動アンプの定電流源の値を
小とできるので、素子数の低減と相乗して消費電力を極
めて少なくすることができる。
作速度を実現する時には、差動アンプの定電流源の値を
小とできるので、素子数の低減と相乗して消費電力を極
めて少なくすることができる。
また、この発明は、基準電圧を各ゲート回路に供給する
必要がないので、基準電圧供給用の配線パターンが不要
となり、ＩＣ回路のチップサイズを小型化できる。
必要がないので、基準電圧供給用の配線パターンが不要
となり、ＩＣ回路のチップサイズを小型化できる。
更に、この発明によれば、従来の１個のゲート回路に相
当する１個の差動アンプだけでＲ−Ｓフリップフロップ
を実現でき、素子数を大幅に減少でき、従って、消費電
力の低減及び遅延時間の短縮をより一層図ることができ
る。
当する１個の差動アンプだけでＲ−Ｓフリップフロップ
を実現でき、素子数を大幅に減少でき、従って、消費電
力の低減及び遅延時間の短縮をより一層図ることができ
る。
第１図はこの発明の一実施例の接続図、第２図はこの発
明の−・実施例の機能を表す回路図、第３図はこの発明
の一実施例における信号のレベル関係の説明に用いる路
線図、第４図はこの発明の一実施例の動作説明に用いる
波形図、第５図及び第６図はこの発明に適用できるレベ
ルシフトのための回路構成の一例及び他の例を示す接続
図、第７図は従来の論理回路により構成されたＲ−Ｓフ
リップフロップの回路図、第８図は従来の論理回路によ
り構成されたＲ−Ｓフリップフロップの接続図、第９図
は従来の論理回路の信号レベルの説明の用いる路線図で
ある。 １：差動アンプの一方のトランジスタ、２．３：差動ア
ンプの他方のトランジスタ、５．６：入力端子、１３；
出力端子、４．１２：定電流源用の抵抗、８：電源端子
、９：接地端子。 第２図 第３図 第５図 りｑ
明の−・実施例の機能を表す回路図、第３図はこの発明
の一実施例における信号のレベル関係の説明に用いる路
線図、第４図はこの発明の一実施例の動作説明に用いる
波形図、第５図及び第６図はこの発明に適用できるレベ
ルシフトのための回路構成の一例及び他の例を示す接続
図、第７図は従来の論理回路により構成されたＲ−Ｓフ
リップフロップの回路図、第８図は従来の論理回路によ
り構成されたＲ−Ｓフリップフロップの接続図、第９図
は従来の論理回路の信号レベルの説明の用いる路線図で
ある。 １：差動アンプの一方のトランジスタ、２．３：差動ア
ンプの他方のトランジスタ、５．６：入力端子、１３；
出力端子、４．１２：定電流源用の抵抗、８：電源端子
、９：接地端子。 第２図 第３図 第５図 りｑ
Claims (1)
- 【特許請求の範囲】 第１のトランジスタと第２のトランジスタと第３のトラ
ンジスタの互いのエミッタが定電流源に接続され、上記
第２のトランジスタ及び上記第３のトランジスタの互い
のコレクタが共通接続された差動アンプを有し、 上記第１のトランジスタのベースにセット入力信号を供
給し、上記第２のトランジスタのベースにリセット入力
信号を供給し、上記第３のトランジスタのベースに上記
第１のトランジスタのコレクタ出力を供給し、 上記セット入力信号と上記リセット入力信号の低レベル
及び高レベル間の振幅が互いに等しくされ、且つ上記セ
ット入力信号及びリセット入力信号間で、上記振幅の略
々１／２のレベルシフト量が設けられ、上記第３のトラ
ンジスタのベースに供給される信号が上記リセット入力
信号と同一のレベル関係を持つようにされたことを特徴
とするＲ−Ｓ型フリップフロップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59136238A JPS6115416A (ja) | 1984-06-30 | 1984-06-30 | Ｒ−ｓ型フリツプフロツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59136238A JPS6115416A (ja) | 1984-06-30 | 1984-06-30 | Ｒ−ｓ型フリツプフロツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6115416A true JPS6115416A (ja) | 1986-01-23 |
Family
ID=15170510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59136238A Pending JPS6115416A (ja) | 1984-06-30 | 1984-06-30 | Ｒ−ｓ型フリツプフロツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8689579B2 (en) | 2007-09-07 | 2014-04-08 | Toshiba Carrier Corporation | Indoor unit of air conditioner |
-
1984
- 1984-06-30 JP JP59136238A patent/JPS6115416A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8689579B2 (en) | 2007-09-07 | 2014-04-08 | Toshiba Carrier Corporation | Indoor unit of air conditioner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6115422A (ja) | 論理回路 | |
| JPS6054513A (ja) | 差動入力コンパレ−タ | |
| JPS597247B2 (ja) | 半導体論理回路 | |
| JPS6115416A (ja) | Ｒ−ｓ型フリツプフロツプ | |
| JPS6115415A (ja) | フリツプフロツプ | |
| JPS60160728A (ja) | 並‐直列変換器 | |
| JP3138048B2 (ja) | ラッチ回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPH0136291B2 (ja) | ||
| JPS61245626A (ja) | エクスクル−シブｏｒゲ−ト | |
| JPS6233769B2 (ja) | ||
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS6113413B2 (ja) | ||
| JPS62104315A (ja) | レベル変換回路 | |
| JPS61248619A (ja) | 多値論理回路 | |
| JPH0389625A (ja) | 半導体論理回路 | |
| JPS6042937A (ja) | レベル変換回路 | |
| JPH0328089B2 (ja) | ||
| JPH0732359B2 (ja) | 論理回路 | |
| JPS6123415A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPS59100623A (ja) | ワイヤ−ドオア回路 | |
| JPH0732354B2 (ja) | フリツプフロツプ | |
| JPH01151309A (ja) | 半導体集積回路装置 | |
| JPS643407B2 (ja) | ||
| JPS6218817A (ja) | マスタ−スレイブｊｋフリツプフロツプ |