JPS61154080A - 電界効果トランジスタのソース電極構造 - Google Patents
電界効果トランジスタのソース電極構造Info
- Publication number
- JPS61154080A JPS61154080A JP60148143A JP14814385A JPS61154080A JP S61154080 A JPS61154080 A JP S61154080A JP 60148143 A JP60148143 A JP 60148143A JP 14814385 A JP14814385 A JP 14814385A JP S61154080 A JPS61154080 A JP S61154080A
- Authority
- JP
- Japan
- Prior art keywords
- source
- field effect
- effect transistor
- contact
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 30
- 230000004888 barrier function Effects 0.000 claims description 30
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 5
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 5
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001474374 Blennius Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/806—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with Schottky drain or source contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は電界効果半導体装置、更に具体的に云えば高
周波電界効果装置のソース接点に関する。
周波電界効果装置のソース接点に関する。
従来の技術及び問題点
シミツトキー障壁ゲートを用いて砒化ガリウムで製造さ
れる電界効果トランジスタ（ＦＬＩＴ ）がマイクロ波
装置に普通に使われている。笑顔、広範囲のマイクロ波
用途をカバーする櫟なこういう装置から成るＧａＡｓモ
ノリシック・マイクロ波集積回路（ＭＭＩＣ）が報告さ
れている。全般的には、１１１１ｉＢ ）ランスアクシ
ョンズ・オン・エレクトロニック・デバイセズ及びＩＥ
ＢＫ ）ランスアクションズ・オン・マイフロラエージ
・セオリーアンド・テクノロジー誌の１９８３年１２月
特別号を参照されたい。
れる電界効果トランジスタ（ＦＬＩＴ ）がマイクロ波
装置に普通に使われている。笑顔、広範囲のマイクロ波
用途をカバーする櫟なこういう装置から成るＧａＡｓモ
ノリシック・マイクロ波集積回路（ＭＭＩＣ）が報告さ
れている。全般的には、１１１１ｉＢ ）ランスアクシ
ョンズ・オン・エレクトロニック・デバイセズ及びＩＥ
ＢＫ ）ランスアクションズ・オン・マイフロラエージ
・セオリーアンド・テクノロジー誌の１９８３年１２月
特別号を参照されたい。
この様な典屋的なＦＩＴは、厚さ約０．１乃至０．４ミ
クロンのｎ形エピタキシャル層を持つ半絶縁性ＧａＡｓ
の上に、アルミニウム・ｒ−）の蒸着と、金−ゲルマニ
ウムのソース及びドレイン・オーミック接点のデポシツ
ション、はがし及び合金化によって製造される。チャン
ネル幅は伺百ミクロンになることもあるが、チャンネル
長は１ミクロン程度である。ＭＭｒＣでは、隔離の為に
局部的に限った打込みを使うことが普通であり、製造は
次の工程によって行なうことが出来る。即ち、フォトレ
ゾストのパターンを定めるとと＼能動領域（これがソー
ス領域、ドレイン領域及びチャンネル領域を含む）を限
定する為のドナーの打込み、打込み部の活性化、フォト
レゾストのパターンヲ定めること＼能動領域内にソース
及びドレインを限定する為の著しいドナーの打込み、活
性化、真空蒸着によるアルミニウムのデポゾツション、
ショットキー障壁ｒ−）を限定する為のＡｔのエツチン
グ、ＡｕＧｅ−Ｎｉ被膜のはがしとソース及びドレイン
領域とのオーミック接点を形成する為の４００℃に於け
るその合金化である。何れの場合も、ＡｕＧ＠形のオー
ミック接点を使うのが普通である。例えハ３ Ｑ ＩＢ
ＴＬ’Ｂ ）ランスアクションズ・オン−エレクトロニ
ック・デバイセズ誌１８６１（１９８３年）所載のメイ
ク２他の「１２ ＧＨ２帯低雑音ＧａＡａモノリシック
増幅器」を参照されたい。
クロンのｎ形エピタキシャル層を持つ半絶縁性ＧａＡｓ
の上に、アルミニウム・ｒ−）の蒸着と、金−ゲルマニ
ウムのソース及びドレイン・オーミック接点のデポシツ
ション、はがし及び合金化によって製造される。チャン
ネル幅は伺百ミクロンになることもあるが、チャンネル
長は１ミクロン程度である。ＭＭｒＣでは、隔離の為に
局部的に限った打込みを使うことが普通であり、製造は
次の工程によって行なうことが出来る。即ち、フォトレ
ゾストのパターンを定めるとと＼能動領域（これがソー
ス領域、ドレイン領域及びチャンネル領域を含む）を限
定する為のドナーの打込み、打込み部の活性化、フォト
レゾストのパターンヲ定めること＼能動領域内にソース
及びドレインを限定する為の著しいドナーの打込み、活
性化、真空蒸着によるアルミニウムのデポゾツション、
ショットキー障壁ｒ−）を限定する為のＡｔのエツチン
グ、ＡｕＧｅ−Ｎｉ被膜のはがしとソース及びドレイン
領域とのオーミック接点を形成する為の４００℃に於け
るその合金化である。何れの場合も、ＡｕＧ＠形のオー
ミック接点を使うのが普通である。例えハ３ Ｑ ＩＢ
ＴＬ’Ｂ ）ランスアクションズ・オン−エレクトロニ
ック・デバイセズ誌１８６１（１９８３年）所載のメイ
ク２他の「１２ ＧＨ２帯低雑音ＧａＡａモノリシック
増幅器」を参照されたい。
マイクロ波動作では、ＦＩＴは旬和領域にバイアスする
のが普通であり、飽和領域では、トランスコンダクタン
スは寄生的なソース抵抗（主に能動性のチャンネルとオ
ーミック・ソース接点との間の抵抗）の強い影響を受け
る。Ｓ、スゼーの著書「フイゾイツクス・オデ・セミコ
ンダクタ・デバイセズ」、第３４１頁（１９８２年、第
２版）参照。この著書では、現実のＦＢＴの測定された
トランスコンダクタンスはｇｍ ／ （１十ｇｍ％ ）
Ｋ等しい。ｇｍは理想的なトランスコンダクタンスで
あり、Ｒａはソース抵抗である。更にソース抵抗はＦＥ
Ｔの雑音指数並びに電力性能上も劣化させる。
のが普通であり、飽和領域では、トランスコンダクタン
スは寄生的なソース抵抗（主に能動性のチャンネルとオ
ーミック・ソース接点との間の抵抗）の強い影響を受け
る。Ｓ、スゼーの著書「フイゾイツクス・オデ・セミコ
ンダクタ・デバイセズ」、第３４１頁（１９８２年、第
２版）参照。この著書では、現実のＦＢＴの測定された
トランスコンダクタンスはｇｍ ／ （１十ｇｍ％ ）
Ｋ等しい。ｇｍは理想的なトランスコンダクタンスで
あり、Ｒａはソース抵抗である。更にソース抵抗はＦＥ
Ｔの雑音指数並びに電力性能上も劣化させる。
この為、ソース抵抗を小さくする努力が払われており、
その中には、ソース接点を能動性チャンネルに近づける
こと、ゲートを引込めること、及びソース接点の下のド
ーピングを増加することが含まれる。前掲のスイツチの
論文では、ゲートを引込めると、能動層の一様性が悪く
なり、ソース・／ｌ−”−ト間の間隔を短くする方が一
層よい方式の様に思われると述べられている。然し、２
５ソリツド・ステート・エレクトロニクス誌１８５（１
９８２年）所載のＭ、バイルプラム他の論文「キャラク
タリスティックス・オデ・ＡｕＧｅＮｉオーミック・コ
ンタクツ・トウＧａＡｓ Ｊでは、ＦＥＴＫ対して普通
のオーミック接点を形成することは、ソース接点を能動
性チャンネルに近づけてソース抵抗を減少する可能性を
制限する、と述べられている。即ち、接点の下の数千オ
ングストロームの深さの所にある高抵抗層が接点抵抗を
左右し、接点からＧａＡ３１の中に約１ミクロン入り込
む周辺区域が存在し、この区域のＧａＡｓは他の部分の
ＧａＡｓと化学的に異なる。公知のＦＢＴ構造では、幅
３００ミクロンのゲートに対し、６乃至４オームの範囲
内のソース抵抗が達成し得る最良であると思われる。
その中には、ソース接点を能動性チャンネルに近づける
こと、ゲートを引込めること、及びソース接点の下のド
ーピングを増加することが含まれる。前掲のスイツチの
論文では、ゲートを引込めると、能動層の一様性が悪く
なり、ソース・／ｌ−”−ト間の間隔を短くする方が一
層よい方式の様に思われると述べられている。然し、２
５ソリツド・ステート・エレクトロニクス誌１８５（１
９８２年）所載のＭ、バイルプラム他の論文「キャラク
タリスティックス・オデ・ＡｕＧｅＮｉオーミック・コ
ンタクツ・トウＧａＡｓ Ｊでは、ＦＥＴＫ対して普通
のオーミック接点を形成することは、ソース接点を能動
性チャンネルに近づけてソース抵抗を減少する可能性を
制限する、と述べられている。即ち、接点の下の数千オ
ングストロームの深さの所にある高抵抗層が接点抵抗を
左右し、接点からＧａＡ３１の中に約１ミクロン入り込
む周辺区域が存在し、この区域のＧａＡｓは他の部分の
ＧａＡｓと化学的に異なる。公知のＦＢＴ構造では、幅
３００ミクロンのゲートに対し、６乃至４オームの範囲
内のソース抵抗が達成し得る最良であると思われる。
１７エレクトロニクス・しＩＩ−、ｌ”誌１０７（１９
８１年）所載のり、メーニャン及びり、ポコン・シボ−
の論文「ショットキ・ドレイン・マイクロウェーブＧａ
Ａｓフィールド・エフェクト書トランジスターズ」には
、オーミック接点の代りにショットキー障壁のドレイン
接点を使うことが述べられているが、オーミック・ソー
ス接点（金−ゲルマニウム）が依然として必要であると
述べられている。
８１年）所載のり、メーニャン及びり、ポコン・シボ−
の論文「ショットキ・ドレイン・マイクロウェーブＧａ
Ａｓフィールド・エフェクト書トランジスターズ」には
、オーミック接点の代りにショットキー障壁のドレイン
接点を使うことが述べられているが、オーミック・ソー
ス接点（金−ゲルマニウム）が依然として必要であると
述べられている。
この為、公知のＦＦ１Ｔ構造は、高いソース抵抗が装置
の性能を劣化する。という問題がある。
の性能を劣化する。という問題がある。
問題点を解決する為の手段及び作用
この発明は、直流バイアスに対する１つと、高周波信号
に対する１つとの％２つのソース接点を持つ電界効果ト
ランジスタ構造を提供する。好ましい第１の実施例は砒
化ガリウム・マイクロ波装置であって、直流バイアス１
ｌＥＲ用の金−ダルマニクム合金化ソース接点と、高周
波信号に対する容量性ソース接点として、金−ゲルマニ
ウムに隣接して砒化ガリウム上に形成されたショットキ
ー障壁とを持っている。ショットキー障壁金属を金デル
ｆｆニウムの上に直接的にデポジットし、ゲートからご
く小さな距離以内の所まで砒化ガリウム上に伸ばす。こ
れは動作中、ショットキー障壁を若干逆バイアスするこ
とにつながり、その場所がゲートにごく近いことは、実
効的にはそれが装置のソース抵抗と並列であることを意
味する。この為、ショットキー障壁の静電容量が、装置
のソース抵抗と並列になった高周波の低インピーダンス
となる。
に対する１つとの％２つのソース接点を持つ電界効果ト
ランジスタ構造を提供する。好ましい第１の実施例は砒
化ガリウム・マイクロ波装置であって、直流バイアス１
ｌＥＲ用の金−ダルマニクム合金化ソース接点と、高周
波信号に対する容量性ソース接点として、金−ゲルマニ
ウムに隣接して砒化ガリウム上に形成されたショットキ
ー障壁とを持っている。ショットキー障壁金属を金デル
ｆｆニウムの上に直接的にデポジットし、ゲートからご
く小さな距離以内の所まで砒化ガリウム上に伸ばす。こ
れは動作中、ショットキー障壁を若干逆バイアスするこ
とにつながり、その場所がゲートにごく近いことは、実
効的にはそれが装置のソース抵抗と並列であることを意
味する。この為、ショットキー障壁の静電容量が、装置
のソース抵抗と並列になった高周波の低インピーダンス
となる。
好ましい第２の実施例も、ソース抵抗と並列に低インピ
ーダンスを持たせる為に、装置のゲートに非常に接近し
たショットキーＩＩ壁を用いるが、このショットキー障
壁金属は、障壁を順バイアスして、そのインピーダンス
を下げることが出来る様にする為、金−ゲルマニウムの
ソース接点に容量結合されるだけである。
ーダンスを持たせる為に、装置のゲートに非常に接近し
たショットキーＩＩ壁を用いるが、このショットキー障
壁金属は、障壁を順バイアスして、そのインピーダンス
を下げることが出来る様にする為、金−ゲルマニウムの
ソース接点に容量結合されるだけである。
この為、公知の電界効果トランジスタ構造に於ける高い
ソース抵抗の問題がこの発明によって解決される。
ソース抵抗の問題がこの発明によって解決される。
実施例
好ましい実施例が十分理解される様に、最初にショット
キー障壁ゲートと金−ゲルマニウムのソース及びドレイ
ン接点を用いて、砒化ガリウムから製造された典を的な
マイクロ波用電界効果トランジスタ（ＦＩＴ ）の構造
を説明する。第１図はこの様なＦＩＴ １１の簡略断面
図であり、ソース接点１３、ゲート１５、ドレイン接点
１Ｔ、ソース領域１９、チャンネル領域２１、ドレイン
領域２３及び半絶縁性基板２５ｔ−示している。典型的
には、ソース領域１９、チャンネル領域２１及びドレイ
ン領域２３が、基板２５の上に成長させた厚さ約１ミク
ロンのドーグされたエピタキシャル層内に形成される。
キー障壁ゲートと金−ゲルマニウムのソース及びドレイ
ン接点を用いて、砒化ガリウムから製造された典を的な
マイクロ波用電界効果トランジスタ（ＦＩＴ ）の構造
を説明する。第１図はこの様なＦＩＴ １１の簡略断面
図であり、ソース接点１３、ゲート１５、ドレイン接点
１Ｔ、ソース領域１９、チャンネル領域２１、ドレイン
領域２３及び半絶縁性基板２５ｔ−示している。典型的
には、ソース領域１９、チャンネル領域２１及びドレイ
ン領域２３が、基板２５の上に成長させた厚さ約１ミク
ロンのドーグされたエピタキシャル層内に形成される。
ソース接点１３及びｒ−トｉｓの間の距離は典型的には
１ミクロンである。ｒ−ト１５が典型的にはアルミニウ
ムであるが、接点１３及び１γがＡｕ−Ｇｏであって、
ＧａＡｓと合金化しており、この為ソース接点１３及び
ゲート１５が別々の工程で作られることに注意されたい
、、ゲート１５は＠が典型的には３００ミクロンである
が、長さは僅か１ミクロンでおる。
１ミクロンである。ｒ−ト１５が典型的にはアルミニウ
ムであるが、接点１３及び１γがＡｕ−Ｇｏであって、
ＧａＡｓと合金化しており、この為ソース接点１３及び
ゲート１５が別々の工程で作られることに注意されたい
、、ゲート１５は＠が典型的には３００ミクロンである
が、長さは僅か１ミクロンでおる。
第２図は、飽和領域に直流バイアスされていて、ソース
共通形式で動作する装置１１の小信号に対する等価回路
である。この等価回路の覆々の回路素子の物理的な出所
が第１図に示されている。この発明で関心のある回路素
子は、第１図及び第２図にＲ８で示したソース抵抗であ
り、これは幅６００ミクロンのｒ−）を持つ装置では、
典型的には６オーム又はそれ以上の範囲内にある。
共通形式で動作する装置１１の小信号に対する等価回路
である。この等価回路の覆々の回路素子の物理的な出所
が第１図に示されている。この発明で関心のある回路素
子は、第１図及び第２図にＲ８で示したソース抵抗であ
り、これは幅６００ミクロンのｒ−）を持つ装置では、
典型的には６オーム又はそれ以上の範囲内にある。
第６図は好ましい第１の実施例のＦＩＴ ３ ｌの簡略
断面図であり、このＦＥでは、ソース接点３３、ゲート
３５、ドレイン接点３γ、ソース領域３９、チャンネル
領域４１、ドレイン領域４３、基板４５及びショットキ
ー障壁金属４７を持っている。
断面図であり、このＦＥでは、ソース接点３３、ゲート
３５、ドレイン接点３γ、ソース領域３９、チャンネル
領域４１、ドレイン領域４３、基板４５及びショットキ
ー障壁金属４７を持っている。
装置１１と同じく、基板４５は半絶縁性ＧａＡＳであり
、領域３９，４１．４３が基板４５の上にエピタキシャ
ル成長させた厚さ約０．１ミクロンのｎ形ＧａＡｓ層内
に形成される。接点３３．３７はＧａＡｓと合金化した
Ａｕ−Ｇｅであり、ゲート３５はアルミニウムである。
、領域３９，４１．４３が基板４５の上にエピタキシャ
ル成長させた厚さ約０．１ミクロンのｎ形ＧａＡｓ層内
に形成される。接点３３．３７はＧａＡｓと合金化した
Ａｕ−Ｇｅであり、ゲート３５はアルミニウムである。
金属４Ｔもアルミニウムであって、領域３９とショット
キー障壁を形成し、接点３３とオーミック接続される。
キー障壁を形成し、接点３３とオーミック接続される。
ゲート３５及び金属４７の間の距離は０．１ミクロンと
いう様に小さくするのが便利でおる。ゲート３５及び金
属４７は同じ処理工程の間に形成することが出来、その
為、その間の距離はマスク・アライメントの精度に左右
されない。
いう様に小さくするのが便利でおる。ゲート３５及び金
属４７は同じ処理工程の間に形成することが出来、その
為、その間の距離はマスク・アライメントの精度に左右
されない。
装置３１は普通は飽和領域で動作し、この為、ソース領
域３９ｔ−流れる直流電流が、金属４γによって形成さ
れ北ショットキー障壁に滴って若干の電圧降下を生じ、
この為ショットキー障壁が若干逆バイアスさｎ、このバ
イアスはゲート３５に一番近い所で最大になる。ショッ
トキー障壁の空乏層静電容量が、直流飽和電流に重畳さ
れた高周波信号に対し、（領域３９内にあって接点３３
との界面区域にｂる）ソース抵抗に対して略並列の低イ
ンピーダンスを作る。この静電容量は、装置３１（ｌｆ
−ト幅６００ミクロンで領域３９のドーピング・レベル
が約２Ｅ１７／田）では約０．６ ｐＦであり、金属４
７とゲート３５の間の距離が非常に小さいので、モデル
としてはソース抵抗と並列と考えることが出来る。この
為、第２図で、この図の下側部分にある垂直のＲ，と並
列に０．６ ｐＦの静電容量が入る。２ Ｑ ＧＨｚで
は、この静電容量は１４オームのインピーダンスでアリ
、周波数が高くなれば、更に小さくなる。
域３９ｔ−流れる直流電流が、金属４γによって形成さ
れ北ショットキー障壁に滴って若干の電圧降下を生じ、
この為ショットキー障壁が若干逆バイアスさｎ、このバ
イアスはゲート３５に一番近い所で最大になる。ショッ
トキー障壁の空乏層静電容量が、直流飽和電流に重畳さ
れた高周波信号に対し、（領域３９内にあって接点３３
との界面区域にｂる）ソース抵抗に対して略並列の低イ
ンピーダンスを作る。この静電容量は、装置３１（ｌｆ
−ト幅６００ミクロンで領域３９のドーピング・レベル
が約２Ｅ１７／田）では約０．６ ｐＦであり、金属４
７とゲート３５の間の距離が非常に小さいので、モデル
としてはソース抵抗と並列と考えることが出来る。この
為、第２図で、この図の下側部分にある垂直のＲ，と並
列に０．６ ｐＦの静電容量が入る。２ Ｑ ＧＨｚで
は、この静電容量は１４オームのインピーダンスでアリ
、周波数が高くなれば、更に小さくなる。
好ましい第２の実施例が第４図の簡略断面図に示されて
おり、全体を参照数字５１で示す。装置５１が基板６５
、ソース領域５９、チャンネル領域６１、ドレイン領域
６３、ソース接点５３、ｒ−ト５５、ドレイン接点５７
、ショットキー障壁金属６７及び絶縁体６９ｆ：持って
いる。装置３１と同じく、基板６５は半絶縁性ＧａＡｓ
であり、領域５９，６１，６３が厚さ約０．１ミクロン
のエピタキシャル成長によるｎ形ＧａＡｓ層内に形成さ
れ、接点５３．５７はＧａＡｓと合金化したＡｕ−Ｇｅ
であり、ゲート５５及び金属６１はアルミニウムである
。ｅｓｉ体６９は厚さ２．ＯＤ Ｏ＾の窒化シリコンで
６ってよい。ゲート５５は幅３００ミクロンで長さが約
１ミクロンである。
おり、全体を参照数字５１で示す。装置５１が基板６５
、ソース領域５９、チャンネル領域６１、ドレイン領域
６３、ソース接点５３、ｒ−ト５５、ドレイン接点５７
、ショットキー障壁金属６７及び絶縁体６９ｆ：持って
いる。装置３１と同じく、基板６５は半絶縁性ＧａＡｓ
であり、領域５９，６１，６３が厚さ約０．１ミクロン
のエピタキシャル成長によるｎ形ＧａＡｓ層内に形成さ
れ、接点５３．５７はＧａＡｓと合金化したＡｕ−Ｇｅ
であり、ゲート５５及び金属６１はアルミニウムである
。ｅｓｉ体６９は厚さ２．ＯＤ Ｏ＾の窒化シリコンで
６ってよい。ゲート５５は幅３００ミクロンで長さが約
１ミクロンである。
金属６γがソース領域５９とショットキー障壁を形成し
、ｒ−ト５５から肌１ミクロンの距離の所にある。金属
６γは？３Ｒ体５９１Ｃよってソース接点５３から隔て
られるが、ＰｉＲ体６９の厚さは僅か２，０００λであ
り、ソース接点５３の上に金属６γが重なる面積が大き
いことは、金属６１が約２０ ｐＦの静電容量で接点５
３に容量結合さｎることを意味する。この為、金属６７
が接点５３から直流的には隔離されているが、１０ Ｇ
Ｈｚ ｔ−越える周波数では、金属６γ及び接点５３の
間のインピーダンスは１オ一ム未満である。更に、金属
６Ｔ及び領域５９の間のショットキー障壁を／［バイア
スし、領域５９に直流電流を注入するが、障壁インピー
ダンスを下げることが出来る。実際、障壁の静電容量は
、Ｖｂｉ−Ｖ−ＫＴ ／ ｑの平方根の逆数の定数倍と
して変化する。こ＼でＶ配は障壁の内部拡散電位、■は
順バイアス、ＫＴ及びｑは標準ボルツマン定数、温度及
び電子の電荷である。■がＶｂｉ−ＫＴ／ｑに近づくに
つれて、静電容量が無限大になることに注意されたい。
、ｒ−ト５５から肌１ミクロンの距離の所にある。金属
６γは？３Ｒ体５９１Ｃよってソース接点５３から隔て
られるが、ＰｉＲ体６９の厚さは僅か２，０００λであ
り、ソース接点５３の上に金属６γが重なる面積が大き
いことは、金属６１が約２０ ｐＦの静電容量で接点５
３に容量結合さｎることを意味する。この為、金属６７
が接点５３から直流的には隔離されているが、１０ Ｇ
Ｈｚ ｔ−越える周波数では、金属６γ及び接点５３の
間のインピーダンスは１オ一ム未満である。更に、金属
６Ｔ及び領域５９の間のショットキー障壁を／［バイア
スし、領域５９に直流電流を注入するが、障壁インピー
ダンスを下げることが出来る。実際、障壁の静電容量は
、Ｖｂｉ−Ｖ−ＫＴ ／ ｑの平方根の逆数の定数倍と
して変化する。こ＼でＶ配は障壁の内部拡散電位、■は
順バイアス、ＫＴ及びｑは標準ボルツマン定数、温度及
び電子の電荷である。■がＶｂｉ−ＫＴ／ｑに近づくに
つれて、静電容量が無限大になることに注意されたい。
金属６７がｒ−）５５に非常に接近している為、この低
い障壁インピーダンスが美質的にソース抵抗と並列であ
り、０．４ホルトの順バイアスの時、静電容量が装置５
１では約５ ｐＦである。この為、装置５１のソース抵
抗と並列Ｋ、直列になった５ ｐＦ及び２０ｐＦの静電
容量が入る。２０ ＧＨｚでは、これは２オ一ム未満で
ある。
い障壁インピーダンスが美質的にソース抵抗と並列であ
り、０．４ホルトの順バイアスの時、静電容量が装置５
１では約５ ｐＦである。この為、装置５１のソース抵
抗と並列Ｋ、直列になった５ ｐＦ及び２０ｐＦの静電
容量が入る。２０ ＧＨｚでは、これは２オ一ム未満で
ある。
上に述べた好ましい実施例を変更しても、ソース抵抗の
側路作用が達成されるが、こういう変更としては、異な
る材料、ショットキー障壁の側路ｔ−Ｐ−）にごく近づ
けることが出来るものであれば、ＦＥＴの異なる形状（
ゲートを引込めること）、異なるドーピング・レベル、
異なる集積規模（単独装置からＭＭＩＣまで）等がめる
。
側路作用が達成されるが、こういう変更としては、異な
る材料、ショットキー障壁の側路ｔ−Ｐ−）にごく近づ
けることが出来るものであれば、ＦＥＴの異なる形状（
ゲートを引込めること）、異なるドーピング・レベル、
異なる集積規模（単独装置からＭＭＩＣまで）等がめる
。
第１図は電界効果トランジスタの簡略断面図で。
第２図の小信号に対する等価回路の檀々の素子の物理的
な出所を示している。第２図は第１図の電界効果トラン
ジスタの小信号に対する等価回路、第６図はソース抵抗
を側路する為のショットキー障壁を持つ好ましい第１の
実施例の電界効果トランジスタの簡略断面図、第４図は
ソース抵抗を側路する為のショットキー障壁を持つ好ま
しい第２の実施例の電界効果トランジスタの簡略断面図
である。 主な符号の説明 ３３ 、５３ ：ソース接点 ４７．６７：ショットキー障壁
な出所を示している。第２図は第１図の電界効果トラン
ジスタの小信号に対する等価回路、第６図はソース抵抗
を側路する為のショットキー障壁を持つ好ましい第１の
実施例の電界効果トランジスタの簡略断面図、第４図は
ソース抵抗を側路する為のショットキー障壁を持つ好ま
しい第２の実施例の電界効果トランジスタの簡略断面図
である。 主な符号の説明 ３３ 、５３ ：ソース接点 ４７．６７：ショットキー障壁
Claims (15)
- （１）オーミック接点と、該オーミック接点に結合され
たショットキー障壁とを有する電界効果トランジスタの
ソース構造。 - （２）特許請求の範囲第１項に記載した電界効果トラン
ジスタのソース構造に於て、前記結合がオーミックであ
る電界効果トランジスタのソース構造。 - （３）特許請求の範囲第２項に記載した電界効果トラン
ジスタのソース構造に於て、前記電界効果トランジスタ
が砒化ガリウムであり、前記オーミック接点が金及びゲ
ルマニウムを含む電界効果トランジスタのソース構造。 - （４）特許請求の範囲第１項に記載した電界効果トラン
ジスタのソース構造に於て、前記ショットキー障壁が前
記オーミック接点に接している電界効果トランジスタの
ソース構造。 - （５）特許請求の範囲第１項に記載した電界効果トラン
ジスタのソース構造に於て、前記結合が容量性である電
界効果トランジスタのソース構造。 - （６）特許請求の範囲第５項に記載した電界効果トラン
ジスタのソース構造に於て、前記電界効果トランジスタ
が砒化ガリウムであり、前記オーミック接点が金及びゲ
ルマニウムを含む電界効果トランジスタのソース構造。 - （７）特許請求の範囲第１項に記載した電界効果トラン
ジスタのソース構造に於て、前記ショットキー障壁が窒
化シリコン絶縁体によつて前記オーミック接点から隔て
られている電界効果トランジスタのソース構造。 - （８）砒化ガリウム基板と、該基板内に形成されたチャ
ンネル領域、ソース領域及びドレイン領域と、前記チャ
ンネル領域の上に形成されたゲートと、前記ドレイン領
域とオーミック接点を形成するドレイン接点と、前記ソ
ース領域とオーミック接点を形成する第１のソース接点
及び前記ソース領域とショットキー障壁を形成する第２
のソース接点を含むソース接点構造とを有する電界効果
トランジスタ。 - （９）特許請求の範囲第８項に記載した電界効果トラン
ジスタに於て、前記第１のソース接点が金及びゲルマニ
ウムを含む電界効果トランジスタ。 - （１０）特許請求の範囲第８項に記載した電界効果トラ
ンジスタに於て、前記ショットキー障壁が実質的に前記
ゲート及び前記ソース領域のオーミック接点の間にある
電界効果トランジスタ。 - （１１）特許請求の範囲第１０項に記載した電界効果ト
ランジスタに於て、前記第２のソース接点が前記第１の
ソース接点とオーミック接点を形成している電界効果ト
ランジスタ。 - （１２）特許請求の範囲第１１項に記載した電界効果ト
ランジスタに於て、前記第１のソース接点が金及びゲル
マニウムを含む電界効果トランジスタ。 - （１３）特許請求の範囲第１０項に記載した電界効果ト
ランジスタに於て、前記第２のソース接点が前記第１の
ソース接点と容量性接点を形成する電界効果トランジス
タ。 - （１４）特許請求の範囲第１３項に記載した電界効果ト
ランジスタに於て、前記第１のソース接点が金及びゲル
マニウムを含む電界効果トランジスタ。 - （１５）特許請求の範囲第１３項に記載した電界効果ト
ランジスタに於て、前記第１のソース接点及び前記第２
のソース接点の間に絶縁体があり、該絶縁体が窒化シリ
コンを含んでいる電界効果トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62818584A | 1984-07-06 | 1984-07-06 | |
| US628185 | 1984-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154080A true JPS61154080A (ja) | 1986-07-12 |
| JP2577719B2 JP2577719B2 (ja) | 1997-02-05 |
Family
ID=24517833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60148143A Expired - Lifetime JP2577719B2 (ja) | 1984-07-06 | 1985-07-05 | 電界効果トランジスタのソース電極構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5321284A (ja) |
| JP (1) | JP2577719B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627389A (en) * | 1994-07-15 | 1997-05-06 | Schary; Alison | High-frequency traveling wave field-effect transistor |
| US8174048B2 (en) * | 2004-01-23 | 2012-05-08 | International Rectifier Corporation | III-nitride current control device and method of manufacture |
| US7586145B2 (en) * | 2005-07-27 | 2009-09-08 | Taiwan Semiconductor Manufacturing Co. Ltd | EEPROM flash memory device with jagged edge floating gate |
| FR3026892B1 (fr) * | 2014-10-03 | 2017-12-01 | Thales Sa | Transistor a effet de champ avec contact de drain mixte optimise et procede de fabrication |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5277682A (en) * | 1975-12-24 | 1977-06-30 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS53117964A (en) * | 1977-03-24 | 1978-10-14 | Fujitsu Ltd | Semiconductor device |
| JPS546777A (en) * | 1977-06-17 | 1979-01-19 | Nec Corp | Field effect type transistor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3590471A (en) * | 1969-02-04 | 1971-07-06 | Bell Telephone Labor Inc | Fabrication of insulated gate field-effect transistors involving ion implantation |
| US4422087A (en) * | 1980-06-03 | 1983-12-20 | Xerox Corporation | Self-aligned short channel MESFET |
| US4389660A (en) * | 1980-07-31 | 1983-06-21 | Rockwell International Corporation | High power solid state switch |
| US4498093A (en) * | 1981-09-14 | 1985-02-05 | At&T Bell Laboratories | High-power III-V semiconductor device |
| JPS5874084A (ja) * | 1981-10-29 | 1983-05-04 | Fujitsu Ltd | 半導体装置 |
| JPS58131775A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 電界効果半導体装置 |
| JPS59220966A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置 |
-
1985
- 1985-07-05 JP JP60148143A patent/JP2577719B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-18 US US07/453,244 patent/US5321284A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5277682A (en) * | 1975-12-24 | 1977-06-30 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS53117964A (en) * | 1977-03-24 | 1978-10-14 | Fujitsu Ltd | Semiconductor device |
| JPS546777A (en) * | 1977-06-17 | 1979-01-19 | Nec Corp | Field effect type transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2577719B2 (ja) | 1997-02-05 |
| US5321284A (en) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250826A (en) | Planar HBT-FET Device | |
| Ashley et al. | Uncooled high‐speed InSb field‐effect transistors | |
| US3967305A (en) | Multichannel junction field-effect transistor and process | |
| US4709251A (en) | Double Schottky-gate field effect transistor | |
| GB1572190A (en) | Integrated circuits | |
| US5043777A (en) | Power FETS with improved high voltage performance | |
| US4264915A (en) | Charge-coupled component formed on gallium arsenide | |
| JPS61154080A (ja) | 電界効果トランジスタのソース電極構造 | |
| US5192701A (en) | Method of manufacturing field effect transistors having different threshold voltages | |
| US4546371A (en) | Semiconductor device having an improved dual-gate field effect transistor | |
| US5670804A (en) | PN-junction gate FET | |
| US5689124A (en) | Semiconductor device | |
| US5391504A (en) | Method for producing integrated quasi-complementary bipolar transistors and field effect transistors | |
| JPH02237124A (ja) | 集積半導体デバイス | |
| JP2721513B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3006274B2 (ja) | ＧａＡｓホール素子及びその製造方法 | |
| US3964089A (en) | Junction transistor with linearly graded impurity concentration in the high resistivity portion of its collector zone | |
| JP3090451B2 (ja) | 半導体装置 | |
| JP2763025B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS58148464A (ja) | Ｍｅｓ型電界効果トランジスタ | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JP2915507B2 (ja) | 電界効果トランジスタ | |
| JP2001524759A (ja) | ガリウムひ素ベースのエピタキシャル電界効果トランジスタの選択性凹部用ＩｎｘＧａ１−ｘＰエッチング停止層及びその製造方法 | |
| JPH01162378A (ja) | 半導体装置 | |
| JPH06151464A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |