JPS61151768A - Ｄｍａ転送方式 - Google Patents
Ｄｍａ転送方式Info
- Publication number
- JPS61151768A JPS61151768A JP27289084A JP27289084A JPS61151768A JP S61151768 A JPS61151768 A JP S61151768A JP 27289084 A JP27289084 A JP 27289084A JP 27289084 A JP27289084 A JP 27289084A JP S61151768 A JPS61151768 A JP S61151768A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- local memory
- dma
- dma transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＤＭＡ転送機能を有するコンビエータシステム
に係り、特に主記憶装置とローカルメモリ装置間のＤＭ
Ａ転送において、ローカルメモリ装置のり７レプシエと
ＤＭＡ転送が非同期に動作する場合に好適なりＭＡ転送
方弐に関する。
に係り、特に主記憶装置とローカルメモリ装置間のＤＭ
Ａ転送において、ローカルメモリ装置のり７レプシエと
ＤＭＡ転送が非同期に動作する場合に好適なりＭＡ転送
方弐に関する。
従来の装置は、特開昭５７−２０７９４５号公報に記載
のように、データを蓄積交換する通信システムにおいて
、バヅファメモリを内蔵した入出力装置を用いることに
より、非同期忙動作する下位装置間のデータ転送を可能
にする例がある。
のように、データを蓄積交換する通信システムにおいて
、バヅファメモリを内蔵した入出力装置を用いることに
より、非同期忙動作する下位装置間のデータ転送を可能
にする例がある。
しかし、ＤＭＡ転送において、非同期に動作するローカ
ルメモリ装置と、主記憶装置間のデータ転送制御方法に
ついては述べられていなかった。
ルメモリ装置と、主記憶装置間のデータ転送制御方法に
ついては述べられていなかった。
本発明の目的は、ＤＭＡ転送機能を有するコンビエータ
システムにおいて、主記憶装置とローカルメモリ装置間
のＤＭＡ転送の際に％ＤＭＡ転送とローカルメモリ装置
のりフレッノ、が非同期に動作する場合、ＤＭＡ転送と
ローカルメモリ装置のす７レヅシエの衝突を避け、デー
タ転送を可能圧するためのＤＭＡ転送方式を提供するこ
とにある。
システムにおいて、主記憶装置とローカルメモリ装置間
のＤＭＡ転送の際に％ＤＭＡ転送とローカルメモリ装置
のりフレッノ、が非同期に動作する場合、ＤＭＡ転送と
ローカルメモリ装置のす７レヅシエの衝突を避け、デー
タ転送を可能圧するためのＤＭＡ転送方式を提供するこ
とにある。
〔発明の概要丁
本発明の特徴とするところは、主記憶装置とローカルメ
モリ装置間のＤＭＡ転送において、ローカルメモリ装置
内メモリのりフレツシ為がＤＭＡ転送と非同期に動作す
る場合に、ローカルメモリ装置内に転送データを一時的
に貯えるバッファレジスタ装置を設けることにより次に
述べる制御を行うことである。
モリ装置間のＤＭＡ転送において、ローカルメモリ装置
内メモリのりフレツシ為がＤＭＡ転送と非同期に動作す
る場合に、ローカルメモリ装置内に転送データを一時的
に貯えるバッファレジスタ装置を設けることにより次に
述べる制御を行うことである。
主記憶装置からローカルメモリ装置へのＤＭＡ転送の場
合、主記憶装置から送られて来たデータをバッファレジ
スタ装置へ一時的に貯え、ローカルメモリ装置内のメモ
リのりフレッシェ動作が行われていない時に、バッファ
レジスタ装置に貯えているデータをローカルメモリ装置
内のメモリへ転送する。
合、主記憶装置から送られて来たデータをバッファレジ
スタ装置へ一時的に貯え、ローカルメモリ装置内のメモ
リのりフレッシェ動作が行われていない時に、バッファ
レジスタ装置に貯えているデータをローカルメモリ装置
内のメモリへ転送する。
ローカルメモリ装置から、主記憶装置へのＤＭＡ転送の
場合、ローカルメモリ装置内メモリのＩ７７レヴシユ動
作が行われていない時に外付回路によりローカルメモリ
装置内のメモリからデータを読み出し、バッファレジス
タ装置へ一時的に貯えた後でＤＭＡ転送要求を出力し、
主記憶装置ヘバッ７アレジスタ装置に貯えているデータ
を転送する。
場合、ローカルメモリ装置内メモリのＩ７７レヴシユ動
作が行われていない時に外付回路によりローカルメモリ
装置内のメモリからデータを読み出し、バッファレジス
タ装置へ一時的に貯えた後でＤＭＡ転送要求を出力し、
主記憶装置ヘバッ７アレジスタ装置に貯えているデータ
を転送する。
以下、本発明の一実施例を第１図及び第２図により説明
する＠ 第１図のシステムはシステムバス１を介して＼処理装置
２、主記憶装置５、回線制御装置４、データ伸張装置５
、キャラクタディスプレー装置６、グラフ処理装置７、
ローカルメモリ装置９、ＦＡＸ制御装置１０が接続され
ている。
する＠ 第１図のシステムはシステムバス１を介して＼処理装置
２、主記憶装置５、回線制御装置４、データ伸張装置５
、キャラクタディスプレー装置６、グラフ処理装置７、
ローカルメモリ装置９、ＦＡＸ制御装置１０が接続され
ている。
このシステムの動作な次に述べる。回線１２を通してホ
ストより圧縮されたイメージデータ及びキャラクタコー
ドが送られて来る。それを回線制御装置４で受け、主記
憶装置３へ格納する。
ストより圧縮されたイメージデータ及びキャラクタコー
ドが送られて来る。それを回線制御装置４で受け、主記
憶装置３へ格納する。
処理装置２の命令により、主記憶装置５＃ＩＣ格納され
て圧縮されたイメージデータをデータ伸張装置５へ送り
イメージデータの伸張を行なう。
て圧縮されたイメージデータをデータ伸張装置５へ送り
イメージデータの伸張を行なう。
伸張されたイメージデータはグラフ処理装置７へ転送す
るとともに、主記憶装置５に格納されているキャラクタ
コードをキャラクタディスプレイ装置６へ転送しＣＲＴ
ｓヘキャラクタコードとイメージデータより作成される
画像を表示する。次にＣＲＴ８に表示されている画像を
ファクシミリ装置１１に印字する場合は、キャラクタコ
ードはドツト展開した後、主記憶装置５経由でローカル
メモリ装置９へ転送される。又、イメージデータはグラ
フ処理装置７より読み出し、主記憶装置５経由でローカ
ルメモリ装置９へ転送され、ローカルメモリ装置９！／
ｃおいて今ヤ２クタとイメージデータの合成を行い画像
を作成後、主記憶装置５経由でＦＡＸＩＩＩＩＪＩＵ装
置１０へ印刷画像データを転送し、ファクシミリ装置１
１へ印刷する。
るとともに、主記憶装置５に格納されているキャラクタ
コードをキャラクタディスプレイ装置６へ転送しＣＲＴ
ｓヘキャラクタコードとイメージデータより作成される
画像を表示する。次にＣＲＴ８に表示されている画像を
ファクシミリ装置１１に印字する場合は、キャラクタコ
ードはドツト展開した後、主記憶装置５経由でローカル
メモリ装置９へ転送される。又、イメージデータはグラ
フ処理装置７より読み出し、主記憶装置５経由でローカ
ルメモリ装置９へ転送され、ローカルメモリ装置９！／
ｃおいて今ヤ２クタとイメージデータの合成を行い画像
を作成後、主記憶装置５経由でＦＡＸＩＩＩＩＪＩＵ装
置１０へ印刷画像データを転送し、ファクシミリ装置１
１へ印刷する。
第１図のシステムにおいて、処理装置２、主記憶装置５
、ローカルメモリ装置９を抜き出したものを第２図に示
す。次に第２図を用いて本発明の詳細を述べる。
、ローカルメモリ装置９を抜き出したものを第２図に示
す。次に第２図を用いて本発明の詳細を述べる。
第２図において、処理装置２を介して主記憶装置５とロ
ーカルメモリ装置９とのＤＭＡ転送を行う。その際に前
提条件として、ローカルメモ１３ 装置９内のローカル
メモリ１８のりフレヴシ島はメモリ制御装置１７により
行われ、ある一定周期にデータの・授受ができない休止
タイミングがある。
ーカルメモリ装置９とのＤＭＡ転送を行う。その際に前
提条件として、ローカルメモ１３ 装置９内のローカル
メモリ１８のりフレヴシ島はメモリ制御装置１７により
行われ、ある一定周期にデータの・授受ができない休止
タイミングがある。
第２図において、主記憶装置３からローカルメモリ装置
９内のローカルメモリ１８へのＤＭＡ転送制御の方法を
示す。ローカルメモリ装置９内のＤＭＡ［８１１部１４
からＤＭＡ転送要求信号２０を処理装置２のＤＭＡコン
トローラ１５へ出力する。ＤＭＡコントローラ１５はＣ
ＰＵ２９に対してホールド要求信号２１を出力し、その
要求が受けつけられるとＣＰＵ２９からホールド許可信
号２２をＤＭＡコントローラ１５へ出力する。ＤＭＡコ
ントローラ１３からＤＭＡ許可信号１９が来ると。
９内のローカルメモリ１８へのＤＭＡ転送制御の方法を
示す。ローカルメモリ装置９内のＤＭＡ［８１１部１４
からＤＭＡ転送要求信号２０を処理装置２のＤＭＡコン
トローラ１５へ出力する。ＤＭＡコントローラ１５はＣ
ＰＵ２９に対してホールド要求信号２１を出力し、その
要求が受けつけられるとＣＰＵ２９からホールド許可信
号２２をＤＭＡコントローラ１５へ出力する。ＤＭＡコ
ントローラ１３からＤＭＡ許可信号１９が来ると。
主記憶装置５のデータが読み出されデータバス２５、シ
ステムバス１及びデータバス２４を通してバッファレジ
スタ装置ＩＫ転送され、ＤＭＡ制御装置１４から出力さ
れるバッファレジスタ制御信号２６によりデータをバッ
ファレジスタ装置１へ格納する。ＤＭＡ制御装置１４は
メモリ制御装置ノスティタス信号５０を調ベリフレ・・
シェが行なわれていないことを確認した後でパブ７アレ
ジスタ装置１１５１Ｃ格納したデータをバッファレジス
タ制御信号２６にもとすき、メモリ制御装置１７ヘデー
タバス２５を通して転送する。メモリ制御装置１７は送
られて来たデータバス２８を通してローカルメモリ１８
へ書き込む。以上の制御によって、主メモリ装置５から
ローカルメモリ装置９へのＤＭＡ転送が可能である。
ステムバス１及びデータバス２４を通してバッファレジ
スタ装置ＩＫ転送され、ＤＭＡ制御装置１４から出力さ
れるバッファレジスタ制御信号２６によりデータをバッ
ファレジスタ装置１へ格納する。ＤＭＡ制御装置１４は
メモリ制御装置ノスティタス信号５０を調ベリフレ・・
シェが行なわれていないことを確認した後でパブ７アレ
ジスタ装置１１５１Ｃ格納したデータをバッファレジス
タ制御信号２６にもとすき、メモリ制御装置１７ヘデー
タバス２５を通して転送する。メモリ制御装置１７は送
られて来たデータバス２８を通してローカルメモリ１８
へ書き込む。以上の制御によって、主メモリ装置５から
ローカルメモリ装置９へのＤＭＡ転送が可能である。
次に第２図において、ローカルメモリ装［９内のローカ
ルメモ１月６から主記憶装置５へのＤＭＡ転送制御の方
法を示す。メモリ制御装置１７がローカルメモ１月８の
りフレッシユを行ッていない時に、メモリ制御装置１７
によりローカルメモＩＪ１８のデータを読み出し、バッ
ファレジスタ装置２１６へ格納する。ＤＭＡ制御装置１
４はバッファリングが終了したかをメモリ制御装置のス
ティタス信号５０で調べ、バッファリングが終了すると
ＤＭＡ転送要求信号２０を処理装置２のＤＭＡ：７ント
ローラ１５へ出力スル。ＤＭＡコントローラ１５はＣＰ
Ｕ２９に対してホールド要求信号２１を出力し、その要
求が受けつけられるとＣＰＵ２９からホールド許可信号
２２をＤＭＡコントローラ１５へ出力する。ＤＭＡコン
トローラ１５からＤＭＡ許可信号１９が来るとバッファ
レジスタ制御信号２７にもとすぎバッファレジスタ装置
２１６のデータが読み出され、データ！（ス２４、シス
テムバス１及びデータバス２５を通って、主記憶装置５
へ転送され、データを書き込む。以上の制御によって、
ローカルメモリ装置９１から、主記憶装置５へのＤＭＡ
転送が可能である。
ルメモ１月６から主記憶装置５へのＤＭＡ転送制御の方
法を示す。メモリ制御装置１７がローカルメモ１月８の
りフレッシユを行ッていない時に、メモリ制御装置１７
によりローカルメモＩＪ１８のデータを読み出し、バッ
ファレジスタ装置２１６へ格納する。ＤＭＡ制御装置１
４はバッファリングが終了したかをメモリ制御装置のス
ティタス信号５０で調べ、バッファリングが終了すると
ＤＭＡ転送要求信号２０を処理装置２のＤＭＡ：７ント
ローラ１５へ出力スル。ＤＭＡコントローラ１５はＣＰ
Ｕ２９に対してホールド要求信号２１を出力し、その要
求が受けつけられるとＣＰＵ２９からホールド許可信号
２２をＤＭＡコントローラ１５へ出力する。ＤＭＡコン
トローラ１５からＤＭＡ許可信号１９が来るとバッファ
レジスタ制御信号２７にもとすぎバッファレジスタ装置
２１６のデータが読み出され、データ！（ス２４、シス
テムバス１及びデータバス２５を通って、主記憶装置５
へ転送され、データを書き込む。以上の制御によって、
ローカルメモリ装置９１から、主記憶装置５へのＤＭＡ
転送が可能である。
本発明によれば、主記憶装置とローカルメモリ装置間の
ＤＭＡ転送において、ローカルメモリがある一定周期に
データの授受のできな〜１休止のタイミングの場合（例
えばリフレツシエ）においても、データの転送ができる
という効果がある。
ＤＭＡ転送において、ローカルメモリがある一定周期に
データの授受のできな〜１休止のタイミングの場合（例
えばリフレツシエ）においても、データの転送ができる
という効果がある。
第１図は本発明の一実施例のコンビエータシステムの要
部ブＣ１ｑり図、第２図は同じく要部ブロック図である
。 １・・・システムバス、２・・・処理装置、３・・・主
記憶装置、４・・・回線制御装置、５・・・データ伸張
装置、７・・・グラフ処理装置、８・・・ＣＲＴ、９・
・・ローカルメモリ装置、１０・・・ＦＡＸ制御装置、
１１８．。 ファクシミリ装置、１２・・・回線、１４・・・ＤＭＡ
制御装置、１６・・・バッファレジスタ装置２．１７・
・・メモリ制御装置、１８・・・ａ−カルメモリ、１９
・・・ＤＭＡ転送許可信号、２０・・・ＤＭＡ転送要求
信号、２１・・・ホールド要求信号。 第 １１２１
部ブＣ１ｑり図、第２図は同じく要部ブロック図である
。 １・・・システムバス、２・・・処理装置、３・・・主
記憶装置、４・・・回線制御装置、５・・・データ伸張
装置、７・・・グラフ処理装置、８・・・ＣＲＴ、９・
・・ローカルメモリ装置、１０・・・ＦＡＸ制御装置、
１１８．。 ファクシミリ装置、１２・・・回線、１４・・・ＤＭＡ
制御装置、１６・・・バッファレジスタ装置２．１７・
・・メモリ制御装置、１８・・・ａ−カルメモリ、１９
・・・ＤＭＡ転送許可信号、２０・・・ＤＭＡ転送要求
信号、２１・・・ホールド要求信号。 第 １１２１
Claims (1)
- １、メモリを有する入出力制御装置と主記憶装置間のデ
ータ転送をＤＭＡで行う装置において、前記入出力制御
装置に転送データを一時的に貯えるバッファレジスタ装
置を前記メモリと主記憶装置間に設け、前記バッファレ
ジスタ装置を経由してデータを転送することにより、前
記メモリの休止タイミングに於いても主記憶装置と入出
力制御装置間のデータ転送ができることを特徴とするＤ
ＭＡ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27289084A JPS61151768A (ja) | 1984-12-26 | 1984-12-26 | Ｄｍａ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27289084A JPS61151768A (ja) | 1984-12-26 | 1984-12-26 | Ｄｍａ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61151768A true JPS61151768A (ja) | 1986-07-10 |
Family
ID=17520179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27289084A Pending JPS61151768A (ja) | 1984-12-26 | 1984-12-26 | Ｄｍａ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61151768A (ja) |
-
1984
- 1984-12-26 JP JP27289084A patent/JPS61151768A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| JPS61151768A (ja) | Ｄｍａ転送方式 | |
| JPH07320066A (ja) | 画像処理装置 | |
| JPH02181886A (ja) | 直線描画装置 | |
| JPS63223943A (ja) | ダイレクトメモリアクセス制御装置 | |
| JP2932568B2 (ja) | データ通信装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JP3186247B2 (ja) | 通信用ｄｍａコントローラ | |
| JP2830239B2 (ja) | 入力表示制御装置 | |
| JP2725837B2 (ja) | グラフィックディスプレイ装置に於けるメモリカードとのデータ転送装置 | |
| JPH064488A (ja) | コマンド転送方式 | |
| JPH05108474A (ja) | メモリ制御装置 | |
| JPS61116387A (ja) | 画像デ−タ書込み方式 | |
| JPH11272445A (ja) | インタフェース回路 | |
| JPH05210617A (ja) | バス拡張装置 | |
| JPH08287001A (ja) | 表示回路 | |
| JPH0239383A (ja) | 画像処理装置 | |
| JPH02120797A (ja) | 表示装置 | |
| JPS61276042A (ja) | メモリ制御装置 | |
| JPH02299076A (ja) | イメージデータ上下反転方式 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH06348645A (ja) | Ｄｍａ回路 | |
| JP2000222560A (ja) | データ転送方法及び画像処理装置 | |
| JPH06242950A (ja) | パイプライン入出力制御装置 | |
| JPS6165292A (ja) | グラフイツク表示装置 |