JPS61151541A - 液晶表示パネル用電極基板の製造方法 - Google Patents
液晶表示パネル用電極基板の製造方法Info
- Publication number
- JPS61151541A JPS61151541A JP59278192A JP27819284A JPS61151541A JP S61151541 A JPS61151541 A JP S61151541A JP 59278192 A JP59278192 A JP 59278192A JP 27819284 A JP27819284 A JP 27819284A JP S61151541 A JPS61151541 A JP S61151541A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- film
- width
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多数の行電極、列電極を高密度に集積した液晶
表示パネル用電極基板の製造方法に関する。
表示パネル用電極基板の製造方法に関する。
液晶テレビあるいは端末ディスプレイなどに用イラれる
液晶表示パネルにおいては、透明電極膜をエツチングし
て形成される多数の行電極あるいは列電極が微小な間隙
を介して高密度に集積されており、行電極と列電極との
交点く表示の最少単位である画素が構成されている。
液晶表示パネルにおいては、透明電極膜をエツチングし
て形成される多数の行電極あるいは列電極が微小な間隙
を介して高密度に集積されており、行電極と列電極との
交点く表示の最少単位である画素が構成されている。
したがりてエツチングの不良により相隣る電極が短絡し
ているとその行あるいは列に属するすべての画素が駆動
不能となり、このような欠陥を一個所でも有しているパ
ネルは不良品となる。
ているとその行あるいは列に属するすべての画素が駆動
不能となり、このような欠陥を一個所でも有しているパ
ネルは不良品となる。
画素の集積密度を上げるために、最近の液晶パネルにお
いては電極間隙が５〜１０ミクロンとなっており、微小
なゴミなどに帰因する欠陥の発生が重大な問題となって
いる。
いては電極間隙が５〜１０ミクロンとなっており、微小
なゴミなどに帰因する欠陥の発生が重大な問題となって
いる。
そこで本発明の目的は、エツチングの不良による短絡欠
陥の発生を防止することであり、そのため本発明におい
ては露光幅の寸法の異なる２枚の露光用マスクを用いて
、２度の露光を行う□ようにした。以下、実施例に基づ
き図面を参照して説明する。
陥の発生を防止することであり、そのため本発明におい
ては露光幅の寸法の異なる２枚の露光用マスクを用いて
、２度の露光を行う□ようにした。以下、実施例に基づ
き図面を参照して説明する。
〔実施例１〕
感光性レジスト膜を２度塗布し、２枚の露光用マスクを
用いて２度の露光を行う実施例について第１図を参照し
て説明する。
用いて２度の露光を行う実施例について第１図を参照し
て説明する。
第１図（ａ）に示すように、透明基板１１０表面に形成
された透明電極膜１２の上に感光性レジスト膜２０を塗
布し、ガラス基板３１と所定の露光幅３６１を有する金
属パターン３２とからなる第１の露光用マスク６０１を
通して露光したのち現像すると、第１図（ｂ）に示すよ
うに感光性レジスト膜２０がパターン化すれる。
された透明電極膜１２の上に感光性レジスト膜２０を塗
布し、ガラス基板３１と所定の露光幅３６１を有する金
属パターン３２とからなる第１の露光用マスク６０１を
通して露光したのち現像すると、第１図（ｂ）に示すよ
うに感光性レジスト膜２０がパターン化すれる。
この状態で透明電極膜１２をエツチングすると、第１図
（Ｃ）に示すように、所定の露光幅６３１を電極間隙と
する電極４０が形成されるが、第１図（ａ）に示すよう
に感光性レジスト膜２０と露光用マスク６０１との間に
ゴミ５０が介在する場合には、この部分は露光されず、
電極４０は短絡不良を生じている。
（Ｃ）に示すように、所定の露光幅６３１を電極間隙と
する電極４０が形成されるが、第１図（ａ）に示すよう
に感光性レジスト膜２０と露光用マスク６０１との間に
ゴミ５０が介在する場合には、この部分は露光されず、
電極４０は短絡不良を生じている。
次に第１図（ｄ）に示すように、再度感光性レジスト膜
２０を塗布し、所定の露光幅６６１よりも狭い露光幅６
６２を有する第２の露光用マスク６０２を用いて露光お
よび現像を行うと、第１図（ｅ）に示すように感光性レ
ジスト膜２０はパターン化され、エツチングにより第１
図（ｆ）に示すような電極基板１０が完成する。
２０を塗布し、所定の露光幅６６１よりも狭い露光幅６
６２を有する第２の露光用マスク６０２を用いて露光お
よび現像を行うと、第１図（ｅ）に示すように感光性レ
ジスト膜２０はパターン化され、エツチングにより第１
図（ｆ）に示すような電極基板１０が完成する。
第１図（ｄ）に示すように、２度目の露光時にもゴミ５
０が介在する可能性は充分に考えられるが、これが最初
のエツチングによる短絡不良部分と重なる確率は極めて
小さい。
０が介在する可能性は充分に考えられるが、これが最初
のエツチングによる短絡不良部分と重なる確率は極めて
小さい。
第１の露光用マスクの露光幅を所定の１０ミクロンとし
、マスク位置合せの精度が±２ミクロンの場合には、第
２の露光用マスクの露光幅を６ミクロンとする。このよ
うにすれば、２度のエツチングにより電極間隙が所定の
値から拡幅することはなく、第１図（ｆ）に示すように
短絡不良の修復部分だけが狭い露光幅６６２と一致する
電極間隙となり、他の部分はすべて所定の露光幅６６１
と一致する電極間隙を有する電極基板１０が得られる。
、マスク位置合せの精度が±２ミクロンの場合には、第
２の露光用マスクの露光幅を６ミクロンとする。このよ
うにすれば、２度のエツチングにより電極間隙が所定の
値から拡幅することはなく、第１図（ｆ）に示すように
短絡不良の修復部分だけが狭い露光幅６６２と一致する
電極間隙となり、他の部分はすべて所定の露光幅６６１
と一致する電極間隙を有する電極基板１０が得られる。
〔実施例２〕
同一の感光性レジスト膜を２枚の露光用マスクを用いて
二重露光する実施例につき第２図を参照して説明する。
二重露光する実施例につき第２図を参照して説明する。
露光工程に介在し、短絡不良の原因となるゴミは露光用
マスクの金属パターンの表面に付着している場合が多い
。２枚の露光用マスクを交換して同一の感光性レジスト
膜を二重露光すれば、短絡不良の発生確率は激減する。
マスクの金属パターンの表面に付着している場合が多い
。２枚の露光用マスクを交換して同一の感光性レジスト
膜を二重露光すれば、短絡不良の発生確率は激減する。
第２図（ａ）に示す露光の工程は実施例１と同じである
。この工程において第１の露光用マスク６０１の表面に
ゴミ５０が付着していると第２図（ｂ）に示すようにそ
の部分は露光されないのでこのまま現像およびエツチン
グすると短絡不良を発生する。
。この工程において第１の露光用マスク６０１の表面に
ゴミ５０が付着していると第２図（ｂ）に示すようにそ
の部分は露光されないのでこのまま現像およびエツチン
グすると短絡不良を発生する。
そこで第２図（Ｃ）に示すように、所定の電極間隙より
も狭い露光幅６６２を有する第２の露光用マスク６０２
を用いて二重露光を行えば、露光不良部分が露光され、
第２図Ｃｄ）Ｋ示すように現像したのち、エツチングす
れば、第２図（ｅ）に示すように短絡不良のない電極基
板１０が得られる。
も狭い露光幅６６２を有する第２の露光用マスク６０２
を用いて二重露光を行えば、露光不良部分が露光され、
第２図Ｃｄ）Ｋ示すように現像したのち、エツチングす
れば、第２図（ｅ）に示すように短絡不良のない電極基
板１０が得られる。
このように、短絡不良の防止を目的として二重露光を行
う場合には、感光可溶性レジストを用いることが好まし
い。
う場合には、感光可溶性レジストを用いることが好まし
い。
以上の実施例はいずれも、所定の露光幅を有する第１の
露光用マスクと、所定の露光幅より狭い露光幅を有する
第２の露光用マスクとをこの順に用いた場合について述
べたものであるが、用いるマスクの順がこの逆であって
も同じ効果が得られることは明らかである。
露光用マスクと、所定の露光幅より狭い露光幅を有する
第２の露光用マスクとをこの順に用いた場合について述
べたものであるが、用いるマスクの順がこの逆であって
も同じ効果が得られることは明らかである。
発明の効果〕
本発明の方法によれば、露光工程に介在するゴミに帰因
する短絡不良の発生確率を激減することが可能であり、
特に集積密度の高い液晶表示パネル用電極基板の製造方
法として効果が大きい。
する短絡不良の発生確率を激減することが可能であり、
特に集積密度の高い液晶表示パネル用電極基板の製造方
法として効果が大きい。
第１図及び第２図はいずれも本発明の製造方法を工程順
に説明するための電極基板および露光用マスクの要部断
面図である。 １１・・・・・・透明基板、 １２・・・・・・透明電極膜、 ２０・・・・感光性レジスト膜、 ３１・・・・・・ガラス基板、 ６２・・・・・・金属パターン、 ６０１・・・・・・露光用マスク、 ６６１・・・・・・露光幅。
に説明するための電極基板および露光用マスクの要部断
面図である。 １１・・・・・・透明基板、 １２・・・・・・透明電極膜、 ２０・・・・感光性レジスト膜、 ３１・・・・・・ガラス基板、 ６２・・・・・・金属パターン、 ６０１・・・・・・露光用マスク、 ６６１・・・・・・露光幅。
Claims (2)
- （１）透明基板表示に形成された透明電極膜の上に塗布
された感光性レジスト膜を露光用マスクを通して露光し
、これを現像したのち透明電極膜をエッチングして所定
の電極間隙を有する多数の行電極あるいは列電極を形成
する液晶表示パネル用電極基板の製造方法において、所
定の露光幅を有する第１の露光用マスクと所定の露光幅
よりも狭い露光幅を有する第２の露光マスクとを用いて
２度の露光を行うことを特徴とする液晶表示パネル用電
極基板の製造方法。 - （２）感光性レジスト膜が感光可溶性レジスト膜であり
、同一のレジスト膜に対して２度の露光を行うことを特
徴とする特許請求の範囲第１項記載の液晶表示パネル用
電極基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278192A JPS61151541A (ja) | 1984-12-25 | 1984-12-25 | 液晶表示パネル用電極基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278192A JPS61151541A (ja) | 1984-12-25 | 1984-12-25 | 液晶表示パネル用電極基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61151541A true JPS61151541A (ja) | 1986-07-10 |
Family
ID=17593871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59278192A Pending JPS61151541A (ja) | 1984-12-25 | 1984-12-25 | 液晶表示パネル用電極基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61151541A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253236A (ja) * | 1989-03-28 | 1990-10-12 | Seiko Instr Inc | 非線形抵抗素子の製造方法 |
-
1984
- 1984-12-25 JP JP59278192A patent/JPS61151541A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253236A (ja) * | 1989-03-28 | 1990-10-12 | Seiko Instr Inc | 非線形抵抗素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3823015A (en) | Photo-masking process | |
| JP3605567B2 (ja) | 化学増幅レジストを用いた透明導電膜の形成方法 | |
| JPS61151541A (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JP3044418B2 (ja) | 電極基板の製造方法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JPH0570155B2 (ja) | ||
| JP3473535B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
| JPS60253231A (ja) | 電極パタ−ンの形成方法 | |
| JPH025023A (ja) | 配線電極の形成方法 | |
| JPH05335196A (ja) | フォトマスクパターンの形成方法およびネガ型感光性樹脂の露光方法ならびに基板 | |
| JPH043044B2 (ja) | ||
| JPH11149152A (ja) | 接地方法およびフォトマスクブランクス | |
| JPH02251932A (ja) | 非線形抵抗素子の製造方法 | |
| JPH05100236A (ja) | 液晶表示素子の製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05346589A (ja) | 薄膜トランジスタアレイ配線の製造方法 | |
| JPH06148659A (ja) | 電極基板およびその製造方法 | |
| JPS5914550B2 (ja) | 微細加工方法 | |
| JP2565601B2 (ja) | 薄膜パターン形成方法 | |
| JPH04248520A (ja) | 電気光学装置の製造方法 | |
| JPH02217825A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPS62262890A (ja) | アクテイブマトリクス素子の製造方法 | |
| JPS6214688A (ja) | パタ−ン形成方法 | |
| JPH04331926A (ja) | 非線形抵抗素子基板の製造方法 | |
| KR20000003168A (ko) | 액정표시소자의 제조방법 |