JPS6114662B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の層間連絡孔形成方法の改
良に係るものである。

絶縁ゲート形電界効果トランジスタ（以下
MOSTを略記する）を基本構成素子とした半導
体集積回路は、例えば多結晶シリコンをゲート電
極として用いた自己整合形のMOST製作技術の
出現によつて、集積規模および回路性能の面で急
速な発展を遂げて来た。また近年、ゲート電極層
を一層追加して、２層ゲート電極を有する集積回
路技術が開発されるに至つて、その発展の度合は
さらに倍加され、例えば１シリコン半導体方上に
16Kビツトのランダムアクセスメモリ（以下
RAMと略記する）を集積できるようになつてい
る。

第１図Ａは２層ゲート電極を用いた半導体集積
回路の要部断面構造を示している。同図では１は
シリコン半導体基板（電流担体が電子すなわちｎ
チヤネル形MOSTの場合はｐ形基板、電流担体
が正孔すなわちｐチヤネル形MOSTの場合はｎ
形基板が用いられる）、２はシリコン酸化膜、３
はMOSTのソース，ドレイン電極となる不純物
拡散層、４，５はそれぞれ第１層ゲート電極、第
２層ゲート電極下のMOSTのゲート絶縁膜であ
るシリコン酸化膜、６，７はそれぞれ第１層、第
２層ゲート電極となる多結晶シリコン、８は６，
７間の絶縁膜となるシリコン酸化膜（通常はリン
ガラス膜を用いる。）を示している。通常６およ
び８は２重に被着形成された後に、１回の写真蝕
刻工程で同時に加工されるため、６の表面上に
は、常に８が存在することになる。９は配線電極
としてのＡ膜１０と７の絶縁膜となるシリコン
酸化膜（８と同様リンガラス膜を通常用いる）、
１１ａ〜１ｃは１０と６，７，３の層間連絡孔、
１２は７と３の層間連絡部を示している。

さて、上記のような従来技術においては以下の
如き問題点が存在する。

すなわち、１１ａ〜１１ｃの層間連絡孔を形成
する際に、１１ａ，１１ｃではシリコン酸化膜９
の層間連絡部のみを除去するのみでよいが、１１
ｂでは９および８の２層構造部に層間連絡孔を形
成する必要がある。そのため、それぞれの層間連
絡孔の加工形状に大きな差異を生じ、半導体集積
回路の設計および集積密度の点で非常に大きな不
都合を生じる。

また、８，９に膜質の差（例えばシリコン酸化
膜中のリン濃度が異なるなど）がある場合に、写
真蝕刻条件に大きな差異を生じ、この問題はさら
に著しくなる。

上記問題を無くすために、２層目の多結晶シリ
コン７を加工した後に、８が７によつてカバーさ
れず露出されている部分の８を、７をマスクにし
て除去する工程を採用することがある。しかし、
本方法による場合は、１３，１４の箇所で次のよ
うな新たな問題を生じる。第１図Ｂ，Ｃは上記方
法を採用した場合の１３，１４の箇所をそれぞれ
拡大して示したものである。第１図Ｂに示すよう
に１３の箇所では、８の露出した部分を除去する
ときに、７と８が全く同一に加工されず、８が余
分に除去されオーバハング状の構造になる。その
ため、６と７が短絡する恐れを生じる。またその
表面上に形成するリンガラス膜９にもオーバハグ
を生じ、配線導体としてのＡ10に断線を生じ
る。１４の箇所では第１図Ｃに示す如く、ゲート
酸化膜４が、８の除去工程で上述と同様に余分に
削り取られ、MOSTで最も重要な特性の一つで
あるゲート―基板間短絡、あるいは破壊耐圧の低
下などの大きな問題を生じる。上記１３，１４の
問題はいずれも製作歩留り低下の大きな要因とな
る。

本発明の目的は上述の従来技術で問題となつた
事項の解決を図り、製作歩留りの高い高密度半導
体集積回路を実現するにある。

以下本発明の詳細を実施例によつて説明する。

第２図は本発明になる製造方法の実施例を示し
ている。

第２図Ａに示すように、まずシリコン半導体基
板１の表面の、非活性領域にシリコン酸化膜２を
形成する。次いで第１層ゲートのゲート絶縁膜４
を形成した後、第１層ゲート電極となる多結晶シ
リコン６、および第１層、第２層ゲート電極間の
絶縁膜となるリンガラス膜８を２重に被着し、そ
の後、写真蝕刻法によつて同図の如く加工する。
なおこのとき、８はリンガラス膜以外の絶縁物、
例えば、６を酸化することによつて形成されるシ
リコン酸化膜、さらには、シリコン窒化膜などの
絶縁物でもよい。６と８の加工後第２ゲート絶縁
物となるシリコン酸化膜５を形成する。

次いで第２図Ｂに示すように、配線電極と第１
層ゲート電極である多結晶シリコン６の間、およ
び拡散層３と第２層多結晶シリコン間の層間連絡
部１１ｂ、１２の箇所のリンガラス膜８、シリコ
ン酸化膜５を写真蝕刻法によつて除去する。この
とき、それぞれの箇所の除去は同一工程、加工程
のいずれでもよいが、工程数および写真蝕刻工程
で用いるマスク数の点からは、同一工程で除去す
る方が望ましい。なお、ここでは（12箇所にて）
拡散層３と第２層多結晶シリコン層を層間連絡す
る例についてのみ述べているが拡散層３の層間連
絡に第１層ポリシリコン層を用いることも同様の
公知技術によつて行なえることは言うまでもな
い。

その後、公知の方法によつて、２層目の多結晶
シリコン膜９、拡散層３、リンガラス膜９、Ａ
膜１０を形成加工して、最絡断面構造第２図Ｃを
得る。

上述した本発明によれば、層間連絡孔１１ａ，
１１ｂ，１１ｃの各々では、同一のリンガラス膜
９を加工するのみでよく、従来技術で問題となつ
た、加工形状の差異を生じることはない。また１
１ｂの箇所では予じめ８を除去しているため、８
に９と異質の絶縁物、例えば、リンガラス膜中の
リン濃度が異なつても、またシリコン窒化膜など
全く他の絶縁膜を用いても、層間連絡孔の形状が
他の箇所と異なることはない。

またさらに、第１図Ｂ，Ｃで説明した如き、６
と７の短絡、１０の断線、あるいは６と１の短
絡、絶縁耐圧低下などの問題を生じることはな
い。

なお、上述した実施例では２層ゲート電極構造
を有する半導体集積回路の第１層ゲート電極と上
部配線層との層間連絡を例にして説明したが、本
発明の適用範囲はこれに限定されるものでなく、
例えば上部に絶縁電極と形成した半導体基板の拡
散層と、この電極の更に上部に形成する配線層と
の層間連絡にも同様に適用できる。また、ゲート
電極の層数がさらに増加した場合にも同様に適用
できる。すなわち多層のゲート電極の最上部のゲ
ート電極以外のいずれかの電極と配線層とを層間
連絡する場合に、層間連絡用の箇所に次々と積層
される層間絶縁について、各層間絶縁膜が形成さ
れる毎に連絡用の孔を形成すれば良い。

また使用する材料も他の材料、例えばゲート電
極としての多結晶シリコンの替りに、モリブデン
（Mo）、層間絶縁膜として、シリコン酸化膜の替
りにシリコン窒化膜（Si₃N₄）、アルミナ膜（Ａ
₂O₃）等の材料を用いた場合でも本発明を適用で
きることは言うまでもない。

【図面の簡単な説明】

第１図は従来技術を説明する図、第２図は本発
明の実施例を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ 接続対象となる層の上に、第１の領域に電極
   を積層した第１の絶縁膜を形成する第１の工程
   と、該第１の絶縁膜の前記第１の領域以外の第２
   の領域に孔を形成する第２の工程と、前記電極、
   第１の絶縁膜及び孔を覆う第２の絶縁膜を形成す
   る第３の工程と、前記第２の絶縁膜の前記第２の
   領域に少なくとも重なる層間連絡用の領域に層間
   連絡用の孔を前記第２の絶縁膜のみに形成する第
   ４の工程と、前記層間連絡用の孔を介して前記接
   続対象となる層と所望の配線層の電気的接続を行
   なう第５の工程を含む半導体装置の製造方法。 ２ 前記第４の工程と同時に前記電極を接続対象
   とする第２の層間連絡用の孔を形成することを特
   徴とする特許請求の範囲第１項に記載の半導体装
   置の製造方法。