JPS61145629A - 画像メモリのアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像メモリのアクセス方式に関し、特に複
数のメモリモジュールからなる画像メモリから間引きし
てアクセスする画像メモリのアクセス方式に関するもの
である。

画像を表示するのにデジタル画像表示装置が一般に用い
られている。この画像表示装置は、画像をラスクスキャ
ン型ＣＲＴに表示するためのリフレッシュメモリを持っ
ている。このリフレッシュメモリの画像メモリは、複数
のメモリモジュールから構成されている。

〔従来の技術〕

従来の画像メモリの間引きアクセスは、第６図に示す構
成で行われている。即ち、メモリモジュール１−１乃至
１−５は、アドレス換算回路２−１乃至２−５にそれぞ
れ接続され、アドレス換算回路２−１乃至２−５は、計
算回路３に接続されている。計算回路３は、公知の方法
によって入力される画素アドレスの上位ビットと縮小率
との乗算計算を行い、乗算値によって、モジュール番号
とモジュール内アドレスを縮小率単位別に記録するテー
ブルから常数を導出する。上記したアドレス換算回路２
−１乃至２−５はそれぞれ常数によってアドレス換算を
行い、メモリモジュールをアクセスする。

一方、画素アドレスの下位ビットは、画像の表示位置と
モジール番号が縮小率単位に記録される７−−フル４ヲ
検索し、該当するメモリモジュールをモジュール選択回
路５によって選択して画像表示装置に出力するのである
。

結果として、奇数の縮小率で間引きが行われることとな
るが、メモリモジュールの任意の位置から水平、垂直方
向にアクセスするのに上記テーブルを作成せねばならず
、結果として回路構成が複雑となると共に、アクセスを
高速度で行う上で支障をきたすと云う問題がある。

〔発明が解決しようとする問題点〕

この発明は、以上のような従−来の状況から、特に簡単
な回路でデータバス線に接続し得る画像メモリのアクセ
ス方式を提供するものである。具体的には、簡単な回路
構成を施して画像縮小に適した画像メモリのアクセス方
式を提供し、以て画像メモリのアクセスの改善を図ろう
とするものである。

〔問題点を解決するための手段〕

この発明は、以上のような問題点を解決するために、画
像を縮小する際のアドレスを算出する手段を設け、算出
結果によってメモリモジュールを選択してデータバス線
に接続するマトリックス回路を設けるのである。

〔作用〕

上記のようなアドレス算出手段は、画像メモリの所要位
置から水平、垂直方向に間引きアクセスが行えるものと
なり、画像縮小を容易に行うことができる。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例の構成図、第２図は本発明の
マトリックス回路の模式図である。実施例の説明に先立
ってメモリモジュールのアドレスに付いて、第３図によ
って説明をする０画像メモリを構成するメモリモジュー
ル数をｎ１メモリモジユ一ル番号■と画面上の位置との
関係を一一腸〇ｄ　ｎ（Ｘ　＋Ｙ）とする、１／ｓの縮
小率で、画面上のＸｏ、Ｙｏの位置からオフセットｏｆ
ｆ−５だけ離れた位置に対応するメモリモジュールに与
えるアドレスＡは水平方向アクセスの場合、　　　　□
Ａ＝ｔｒｕｎｃ（Ｘｏ／ｎ）　　＋　ｔｒｕｎｃ　（（
ｓｏｄ　ｎＸｏｅ　＋　ｏｆｆ　’ｓ）／ｒ＋）　＋Ｙ
ｏＭ／ｎ　　　　　　　　　　　　（１）垂直方向アク
セスの場合、 八＝ｔｒｕｎｃ（Ｘｏ／ｎ）　　　＋　（ｍｏｄ　　ｎ
Ｙｏ＋　　ｏｆｆ　　−ｓ）Ｍ／ｎ但し、ｔｒｕｎｃ　
（Ｘ）はＸの整数部、ｎ＋ｏｄ　ｎＸはＸ／ｎの剰余を
示す。

メモリモジュールｍとオ。フセソトの関係は、ｍ　＝ｍ
ｏｄ　ｎ（Ｘｏ十Ｙｏ＋　ｏｆｆ−ｓ）と表される。

以下、実施例を表示装置の画面がＭ　Ｘ　Ｎ　（Ｍ＝Ｎ
＝２５６）ビット、ｎ＝８とし、画面にメモリモジュー
ルを対応させて表示すると第４図に示すようになる。即
ち、画面とメモリモジュール番号との関係はｍ＝ｍｏｄ
　８（Ｘ　＋Ｙ）で表される。若し画面上の（Ｘｏ、Ｙ
ｏ’）＝　（２，２）の位置から水平方向に縮小率Ｓ＝
１／３でアクセスするとすると、画面をメモリモジュー
ル番号で表示した第４図の丸付き数字のメモリモジュー
ルが選択されることとなる。即ち、メモリモジュール＃
４，７には、アドレス６４、メモリモジュール＃２．５
．０にはアドレス６５、メモリモジュール＃３．６．１
にはアドレス６６を与えることとなる。

即ち、メモリモジュールｍのアドレスＡは次頁の第１表
、オフセットｏｆｆに対応するメモリモジュール番号間
は第２表にそれぞれ示すようになる。

一方、（１）式にＭ、ｎ、Ｘｏ、Ｙｏ、Ｓ値をそれぞれ
代入すると、 Ａ＝ｔｒｕｎｃ（２／８）＋ｔｒｕｎｃ　　（（２＋３
）／８）＋２　Ｘ２５６／８ となる。

前ページの（１）式にオフセント値（ｏｆｆ）　　０乃
至７をそれぞれ代入すると、第１表の結果と一致する。

即ち、画面の任意位置から水平方向に縮小率Ｓで間引き
を行う場合に（１１式が適用できることとなる。

垂直方向に（Ｘｏ、　Ｙｏ）・（２，２）からアクセス
する場合は、第５図に示す丸付き数字のメモリモジール
となり、メモリモジュールｍとアドレスは第３表のよう
になる。

第１表　　　　　　第２表 第３表 尚、オフセットとメモリモジールは第２表と同一であり
、（２）式が上記した水平方向と同じように適用できる
こととなる。

上式＋１）、　（２）の演算が第１図のアドレス計算回
路１０−０乃至１Ｏ−（ｎ−１）にてそれぞれ行われる
。上記したメモリモジュールとオフセットの関係（第２
表）を第１図のマトリックス回路に適用する。

マトリックス回路は第２図に示すように、バレルシフタ
１２−１からなる（１１１部とスイッチマトリックス１
２−２からなる山）部とで構成されている。バレルシフ
タ１２−１は、丸印で示すスイッチを有しており、各ス
イッチの制御線は図に示す斜め線に接続されている。

アドレス計算回路にて計算されたＩＩＩｏｄ　ｎ（Ｘ　
ｏ　＋Ｙｏ）の値はデコーダ１２−３にて解読される。

本例のｎ＝８．Ｘ（！、ＹＯ（２＋２）の場合、解読値
は４でありバレルシフタ１２−１の三角位置のスイッチ
が「オン」状態となり、それに伴って、スイッチマトリ
ックス１２−２の三角位置のスイッチが「オン」状態と
なってそれぞれメモリモジュールｍとデータバス線すが
接続される。データバス線の番号すは、実はｏｆｆの値
に等しい。尚、図に示す１７５、１／７は縮小率を変化
した場合を示す。

以上の説明は縮小率１／３の場合でメモリモジュール数
を８として説明を行ったが、縮小率Ｓ及びメモリモジュ
ール数は！＜ｎである限り何であっても適用されること
は云うまでもない。

〔発明の効果〕

以上の説明から理解されるように、要するにこの発明は
、簡単な回路を用いて、画像メモリの任意位置から水平
、垂直方向に高速度のアクセスが行えるものとなり、画
像を縮小する装置に適応すると性能並びに経済的に効果
を発揮するものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、 第２図は本発明のマトリックス回路の模式図・第３図は
メモリモジュールと画面との対応の説明図、 第４図はメモリモジュール数８．水平方向縮小率１／３
の場合のメモリアクセスの説明図、第５図はメモリモジ
ュール数８．垂直方向縮小率１／３の場合のメモリアク
セスの説明図第６図は従来の画像メモリのアクセス方式
のブロック図である。 図において、１０−１乃至１０−　（ｎ−１）はアドレ
ス計算回路、１−１乃至１−５と１１−〇乃至１０−　
（ｎ−１）はメモリモジュール、１２はマトリックス回
路、１３はデータバス線をそれぞれ示す。 １！　５　図 重＝８ 第６図

Claims (1)

【特許請求の範囲】
1. 複数のメモリモジュールからなる画像メモリを具備しデ
   ータバス線を介して画像表示を行う画像処理装置に、前
   記画像メモリの水平、垂直方向を所要縮小率にてアクセ
   スをする際のアドレスを算出する手段を備えると共に、
   前記算出手段の出力によって前記各メモリモジュールを
   選択して前記データバス線に接続をするスイッチマトリ
   ックス回路を設け、前記画像メモリの所定位置からの間
   引きを行い水平、垂直方向のアクセスをするようにした
   ことを特徴とする画像メモリのアクセス方式。