JPH0299990A - キャラクタ出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はキャラクタ出力装置、特にキャラクタジェネレ
ータに登録されたキャラクタデータを読出し、画像デー
タとして出力するキャラクタ出力装置の改良に関する。

［従来の技術］ 従来より、キャラクタ出力装置から出力される各種デー
タを用い所望の画面データを合成出力する画像合成装置
が周知であり、ビデオゲーム、シュミレータ、設計作図
およびその他の用途に幅広く用いられている。

第９図には、このような画像合成装置に用いられる従来
のキャラクタ出力装置が示されており、この従来装置は
、予め複数のキャラクタデータが画像情報として記憶さ
れたキャラクタジェネレータ１０と、画面上に表示する
キャラクタデータおよびその表示位置を演算しキャラク
タジエネレタ１０に向はキャラクタ続出アドレスを出力
するキャラクタアドレス演算回路１２と、を含み、読出
されたキャラクタデータをパラレル・シリアル変換回路
１４を介して画素情報として出力している。

ところで、前記キャラクタデータは、第１０図に示すご
とく、複数のマトリクス画素データからなる図形パター
ンとして登録されている。特に今日、ＣＲＴ上にはカラ
ー画面が表示されることが多く、このような場合、前記
キャラクタジェネレータ１０にも、各キャラクタデータ
１００がカラーデータとして登録されている。この場合
に、カラー画面が２５６色から構成される場合を想定す
ると、１画素当りのデータは、８ビツトとなる。

しかし、前記キャラクタジェネレータ１０には、通常コ
スト的な制約からアクセススピードの速いメモリを用い
ることができず、このためキャラクタジェネレータ１０
に対する１画素当りのアクセスピードは、ＣＲＴの１ド
ツト当りのラスク走査スピードより遅く、このままでは
キャラクタジェネレータ１０を用いた画像表示を行うこ
とができない。

このため、従来のキャラクタ出力装置では、第１０図に
示すように、縦４画素、横４画素を１ブロツクとし、１
６Ｘ１６画素からなるキャラクタデータ１００を縦４ブ
ロツク、横４ブロツクの合計１６個のブロック画像デー
タに分割する。そして、各ブロック画像データ内の各行
を構成する４画素分のデータ２００を、キャラクタジェ
ネレータ１０を構成する４個のＲＯＭｌ０−０．１〇−
１，１０−２，１０−３に割り振って記憶するよう形成
されている。同図において「０」は１００、ｒｌＪは１
０−１．ｒ２Ｊはｌｏ−２，ｒ３Ｊは１０−３の各ＲＯ
Ｍに振分けて記憶された画素データを表わす。

そして、キャラクタアドレス演算回路１２は、各ＲＯＭ
ｌ０−０．〜１０−３から、ＣＲＴの水平走査に同期し
て各ブロック内の画素データを４画素分ずつパラレルに
読出し、読出した画素データをパラレルシリアル変換回
路１４を用いてシリアルデータに変換し、画像データと
して出力するよう形成されている。

このようにすることにより、キャラクタジェネレータ１
０に対する各画素のアクセススピードは実質的に４倍と
なり、ＣＲＴの水平走査に同期して十分余裕を持って各
画素データを出力することが可能となる。

ところで、このようなキャラクタジェネレータ１０を用
いたキャラクタ出力装置では、キャラクタジェネレータ
１０に記憶されたキャラクタデータ１００をそのまま読
出すばかりでなく、各種反転処理を施し読出す場合も多
い。

特に、このようなキャラクタ出力装置をＴＶゲームに用
いた場合には、第１１図に示すように、ゲーム画面上に
同一のキャラクタを、例えば左右反転した画像、また上
下反転した画像１００−１．９０度回転した画像１００
−２で表示することが多い。

例えば、キャラクタジェネレータ１０から、第１０図に
示すキャラクタデータ１００を左右反転した状態で読出
す場合には、まず第１０図に示す右上隅のブロック画像
データ３から、ＲＯＭ１０−０．１０−１．〜１０−３
に記憶されている１ライン分の画素データを３．２，１
．０の画素順に読出し、次にこの左隣りのブロック画像
データ２の１ライン分の画素データを同様にして読出し
、このような読出し動作を右上隅から左下隅のブロック
にかけて繰返して行えばよい。

このようにすることにより、キャラクタジェネレータ１
０から、第１２図に示すよう左右反転したキャラクタデ
ータを読み出すことができる。

また、キャラクタデータ１００を上下反転して読出す場
合には、まず第１０図に示す一番左下のブロック画像デ
ータ１３から、ＲＯＭｌ０−０゜１０−１．〜１０−３
に記憶されている最終行の画素データを０．１，２．３
の画素順に読出し、次にこの右隣りのブロック画像デー
タ１４の１ライン分の画素データを同様にして読出し、
このような読出し動作を左下隅から右上隅のブロック画
像データにかけて繰返して行えばよい。

このようにすることにより、キャラクタジェネレータ１
０から、第１３図に示すように上下反転したキャラクタ
データ１００を読み出すことができる。

［発明が解決しようとする問題点］ しかし、従来のキャラクタジェネレータ１ｏは、第１０
図に示すように、キャラクタデータ１．　ＯＯの各ブロ
ック画像データ内において、同一行内の各画素データは
同−ＲＯＭに振分けられることがないように記憶されて
いるが、同一列内の画素データは、すべて同じＲＯＭに
振分けられて記憶されている。例えば、ブロック画像デ
ータ０を例にとると、各行の１番目の画素情報はＲＯＭ
Ｉ　０Ｏ２２番目の画素情報は１０−１．３番目の画素
情報は１０−２．４番目の画素情報は１ｏ−３のＲＯＭ
にそれぞれ記憶されているが、これを各列について考え
てみると、１列目の画素情報はすべて１０−〇のＲＯＭ
に書込まれ、２列目の画素情報はすべて１０−１のＲＯ
Ｍに書込まれ、３列目。

４列目の画素情報はそれぞれ同様にして１０−２゜１０
−３のＲＯＭに書込まれている。

したがって、このキャラクタジェネレータ１゜に登録さ
れているキャラクタデータを、第１４図に示すよう９０
度回転して読み出そうとしても、１ライン上に表示され
る各画素データはすべて同−ＲＯＭに記憶されているた
め、これを同時に読出すことができなかった。

このため、従来の画像反転回路では、キャラクタジェネ
レータ１０に登録されている共通のキャラクタデータ１
００を上下反転、左右反転して表示することは出来るが
、これを９０度回転して表示することが出来ず、９０度
回転表示の為には、同一のキャラクタデータを９０度回
転した別のデータとして登録しておかなければならず、
記憶容量の大きなキャラクタジェネレータ１０を必要と
するという問題があった。

［発明の目的］ 本発明は、このような従来の課題に鑑みてなされたもの
であり、その目的は、キャラクタジェネレータに登録さ
れている共通のキャラクタデータを、左右反転、上下反
転ばかりでなく９０度回転して読出すことも可能なキャ
ラクタ出力装置を提供することにある。

［問題点を解決するための手段］ 前記目的を達成するため、本発明は、 キャラクタデータを、ブロックアドレスで指定される複
数のブロック画像データに分割し、各ブロック画像デー
タを、ラインアドレスで各ラインが指定されるマトリク
ス状のデータ単位に分割し、ラインアドレスで指定され
る各ラインのマトリクスデータ単位を複数のメモリに振
分けて記憶してなるキャラクタジェネレータを含み、こ
のキャラクタジェネレータの複数のメモリからラインア
ドレスによって指定されるブロック内１ライン分の複数
のデータ単位をパラレルに読出し、パラレルシリアル変
換することにより画像データとして出力するキャラクタ
出力装置において、 前記キャラクタジェネレータは、ブロック画像データの
同一行内および同一列内で、各データ単位が同一メモリ
に振分けられることがないよう、所定の振分は規則に基
づいて各データ単位を複数のメモリに振分けて記憶する
よう形成されたことを特徴とする。

ここにおいて、前記キャラクタ出力装置は、前記キャラ
クタジェネレータに向け、読出し対象となるキャラクタ
のブロックアドレスおよびラインアドレスを順次演算出
力することにより、キャラクタジェネレータの複数のメ
モリからラインアドレスによって指定されるブロック内
１ライン分の複数のデータ単位をパラレルに読出すキャ
ラクタジェネレータ読出し回路と、 パラレルに読出された複数のデータ単位をパラレルシリ
アル変換し、画像データとして出力するパラレルシリア
ル変換回路と、 を含み、 前記キャラタジェネレータ続出し回路は、キャラクタデ
ータの９０度回転指令出力時に、予め定められたブロッ
ク変換テーブルに基づき、キャラクタジェネレータへ入
力される前記ブロックアドレスを変換するブロックアド
レス変換回路と、 ９０度回転指令出力時に、予め定められたラインアドレ
ス変換テーブルに基づき、キャラクタジェネレータに入
力される前記ラインアドレスを各データ単位毎に変換す
るラインアドレス変換回路と、 を含み、 前記パラレルシリアル変換回路は、９０度回転指令出力
時に、予め定められたパラレルシリアル変換テーブルに
したがい、前記キャラクタジェネレータからパラレル出
力される複数のデータ単位をシリアル変換し、画像デー
タとして出力するよう形成され、キャラクタジェネレー
タに記憶されたキャラクタデータを９０度回転出力する
よう形成することが好ましい。

また、本発明は、キャラクタデータを、ラインアドレス
で各ラインが指定されるマトリクス状のデータ単位に分
割し、ラインアドレスで指定される各ラインのマトリク
スデータ単位を複数のメモリに振分けて記憶してなるキ
ャラクタジエネレタを含み、このキャラクタジェネレー
タの複数のメモリからラインアドレスによって指定され
る１ライン分の複数のデータ単位をパラレルに読出し、
パラレルシリアル変換することにより画像データとして
出力するキャラクタ出力装置において、前記キャラクタ
ジェネレータは、キャラクタデータの同一行内および同
一列内で、各データ単位が同一メモリに振分けられるこ
とがないよう、所定の振分は規則に基づいて各データ単
位を複数のメモリに振分けて記憶するよう形成されたこ
とを特徴とする。

［作　用］ 次に本発明の詳細な説明する。

本発明において、キャラクタデータの情報量が多い場合
には、このキャラクタデータをブロックアドレスとして
指定される複数のブロック画像データに分割する。そし
て、各ブロック画像データを、ラインアドレスで各ライ
ンが指定されるマトリクス状のデータ単位に分割する。

そして、ラインアドレスで指定されるラインの複数のマ
トリクロ スデータ単位を、複数のメモリに振分けて記憶する。

ここにおいて、本発明の特徴は、各ブロック画像データ
の同一行および同一列内で、各データ単位が同一メモリ
に振分けられることがないよう、所定の振分は規則に基
づいて各データ単位を複数のメモリに振分けて記憶した
ことにある。

このようにすることにより、各ブロック画像ブタを、行
単位で読出す場合でも、列単位で読出す場合でも、これ
ら行または列を構成する複数のデータ単位をパラレルに
読出すことができる。

従って、本発明によれば、キャラクタジェネレータに記
憶されている共通のキャラクタデータを、左右反転、上
下反転ばかりでなく、９０度回転しても出力することが
でき、従来装置に比ベキャラクタジェネレータのメモリ
容量を大幅に少なくすることができる。

そして、例えばキャラクタデータの９０度回転指令が出
力されている場合、本発明のキャラクタ出力装置は、予
め定められたブロック変換テープ］フ ルおよびラインアドレス変換テーブルに基づき、キャラ
クタジェネレータに入力されるブロックアドレスおよび
ラインアドレスを変換する。これにより、キャラクタジ
ェネレータからは、変換されたブロックアドレスおよび
ラインアドレスにより指定される、ブロック画像データ
内の１行分の複数のデータ単位がパラレルに読出される
こととなる。

そして、読出された複数のデータ単位は、予め定められ
たパラレルシリアル変換テーブルにしたがい、パラレル
シリアル変換され、画像データとし出力される。

このようにして、本発明のキャラクタ出力装置は、キャ
ラクタジェネレータに予め記憶されたキャラクタデータ
を９０度回転し、画像データとして出力することができ
る。

なお、本発明においては、キャラクタデータの情報量が
少ない場合には、キャラクタデータをマトリクス状のデ
ータ単位に分割する。そして、キャラクタジェネレータ
は、キャラクタデータの同−行内および同一列内で、各
データ単位が同一のメモリに振分けられることがないよ
う、所定の振分は規則にしたがって各データ単位を複数
のメモリに振分けて記憶している。

このようにすることにより、前述した場合と同様にして
、キャラクタジェネレータから、キャラクタデータを９
０度回転して読出すことができる。

［実施例］ 次に本発明の好適な実施例を図面に基づき説明する。

第１図には、本発明をＴＶゲーム用両画像合成装置適用
した場合の好適な一例が示されており、実施例のキャラ
クタ出力装置は、キャラクタコードによって指定される
複数のキャラクタデータが記憶されたキャラクタジェネ
レータ３ｏを有する。

このキャラクタジェネレータ３０は、複数のメモリを用
いて形成されており、実施例においては４個（７）ＲＯ
Ｍ３０−０．３０−１．３０−２゜３０−３を含む。

第２図にはこのキャラクタジェネレータ３０内に登録さ
れているキャラクタデータの一例が示されており、この
キャラクタデータは縦横それぞれ１６Ｘ１６の画素から
構成されている。

本発明においては、マトリクス状の画素データとして構
成されているキャラクタデータを、４×４画素のブロッ
クを１単位として複数のブロック画素データに分割する
。このようにすると、第２図に示すキャラクタデータは
、第５図（Ａ）に示すように、左上から右隅にかけて０
，１．・・・１５の合計１６個のブロック画素データに
分割されることになる。

本発明の特徴は、このような各ブロック画素データを、
さらにラインアドレスで各ラインが指定されるマトリク
ス状のデータ単位に分割し、このマトリクスの同一行内
および同一列内で、各ブタ単位が同一メモリに割振られ
ることがないよう、複数のメモリに振分けて記憶したこ
とにある。

本実施例においては、１画素分のデータを１デ一タ単位
とし、第２図に示すように、４つのＲＯＭｌｏ−０，１
０−１，１０−２，１０−３に４画素分の画素データを
振分けて記憶している。同図において「０」は３０−０
．ｒｌＪは３０−１゜「２」は３Ｃ１−，２，ｒ３Ｊは
３０−３の各ＲＯＭに振分けて記憶された画素データ表
わす。

同図から、本実施例のキャラクタジェネレータ３０は、
各ブロック画像データの同一行内および同一列内で各画
素データが同−ＲＯＭに振分けられることがないよう、
所定の振分は規則にしたがって各画素データを複数のメ
モリ３０−０．３０−１．・・・３０−３に振分けて記
憶していることが理解されよう。

なお、実施例において、各ブロック画像データ内におけ
るＯ行目、１行目、２行目、３行目の画素データの各Ｒ
ＯＭに対する振分は方は、いずれのブロック画像データ
においても同じである。

従って、本実施例によれば、キャラクタジェネレータ３
０に記憶されている共通のキャラクタデータを、左右反
転、上下反転ばかりでなく、９０度回転して出力するこ
とができ、従来装置に比べキャラクタジェネレータ３０
のメモリ容量を大幅に少なくすることができる。

第３図は、前記キャラクタジェネレータ３０に対し入力
されるキャラクタコード、ブロックアドレス、ラインア
ドレスの各データの説明図である。

ここにおいて、キャラクタコードは、Ｎビットのデータ
で構成され、キャラクタジェネレータ３０内に登録され
た複数のキャラクタデータのうちいずれか一つを特定す
るものである。

また、ブロックアドレスは、キャラクタコードによって
特定されたキャラクタデータの各ブロック画像データを
特定するものであり、本実施例においては、１つのキャ
ラクタデータが１６個のブロック画像データで構成され
ているため、このブロックアドレスは４ビツトデータか
ら構成されている。

また、前記ラインアドレスは、ブロックアドレスで特定
された各ブロック画像データの行を特定するものであり
、本実施例において各ブロック画像データは４行、４列
の画素データから構成される装 ているため、このラインアドレスは２ビツトのデータで
構成されることになる。

なお、実施例のブロックアドレスおよびラインアドレス
は合せて６ビツトのアドレスデータとして構成されてお
り、その上位４ビツトがブロックアドレスとして、下位
２ビツトがラインアドレスとして用いられる。

また、本実施例のキャラクタ出力装置には、前記キャラ
クタジェネレータ３０から所望のキャラクタデータを読
み出すために、キャラクタジェネレータ続出回路４０お
よびパラレルシリアル変換回路５０が設けられている。

前記キャラクタジェネレータ続出し回路４０は、前記キ
ャラクタジェネレータ３０に向はキャラクタコード、ブ
ロックアドレスおよびラインアドレスを演算出力するも
のであり、具体的にはアドレス演算回路４２．ブロック
アドレス変換回路４４およびラインアドレス変換回路４
６から構成されている。

前記アドレス演算回路４２は、ＣＲＴのラスタ走査に同
期して、第１１図に示すよう、各ラスタ画面表示される
ラスタデータおよび表示位置を演算する。そして、ＣＲ
Ｔの水平走査が各キャラクタの表示位置に達すると同時
に当該キャラクタデータのキャラクタコード、ブロック
アドレスおよびラインアドレスを演算出力する。

例えば、第２図に示すキャラクタデータ１００が、１０
１本目０水平走査線と１１６本目０水平走査線との間に
おいて、各水平走査線の１０１画素と１．１６画素との
間に表示される場合を想定する。この場合には、まず１
０１本目０水査線の１０１〜１０４番目の画素として表
示されるよう所定のタイミングで、当該キャラクタデー
タ１００を指定するキャラクタコードと、０番目のブロ
ックアドレスを指定するｒｏ　０００Ｊのアドレスデー
タと、Ｏ行目のラインを指定する「００」のラインアド
レスとを演算出力する。

そして、演算されたキャラクタコード、ブロックアドレ
ス、ラインアドレスがキャラクタジェネレータ３０に入
力されると、このキャラクタジェネレータ３０の各ＲＯ
Ｍ３０−０．３１−１．・・・３０−３からは、４画素
分の画素データがパラレルにパラレルシリアル変換回路
５０へ向は出力される。

そして、パラレルシリアル変換回路５０は、このように
してパラレル出力される４画素分の画素データを、後述
する第８図（Ａ）に示す変換テブルに従いパラレルシリ
アル変換し、ＣＲＴの水平走査に同期した画素データと
し順次出力する。

次に、アドレス演算回路４２は、同じキャラクタコード
と、次のブロック画像データを指定するブロックアドレ
スｒ０００１Ｊと、このブロックアドレスの０行目を指
定するラインアドレス「００」を演算出力する。

これにより、キャラクタジェネレータ３０からは、１番
目のブロック画像データにおける０行目の４画素分の画
素データがパラレル出力され、パラレルシリアル変換回
路５０を介し画素データとし出力されることになる。

本実施例のアドレス演算回路４２は、このような動作を
ＣＲＴの水平走査に同期して繰返し行い、キャラクタジ
ェネレータ３０内に登録されたキャラクタデータを、Ｃ
ＲＴ上に表示する。

本発明の特徴は、キャラクタジェネレータ３０に登録さ
れたキャラクタデータを、９０度回転指令に基づき９０
度回転して読出し、パラレルシリアル変換回路５０を介
して出力することにある。

例えば、第４図（Ａ）に示すように予め登録されている
キャラクタデータを、同図（Ｂ）に示すように９０度回
転した状態で読出す場合を想定すると、このキャラクタ
データのブロックアドレスは、第５図（Ａ）に示す状態
から同図（Ｂ）に示すように変換されることになる。

このため、本発明のブロックアドレス変換回路４４には
、第５図に示すような態様でブロックアドレスを変換す
るブロックアドレス変換テーブルが予め設定されている
。そして、外部から９０度回転指令が入力されると、ア
ドレス演算回路４２の演算出力するブロックアドレスを
この変換テーブルを用いて変換し、キャラクタジエネレ
ータ３０へ向は出力するように形成されている。

したがって、アドレス演算回路４２から０，１゜２）・
・・の順にブロックアドレスが演算出力されると、この
ブロックアドレスはブロックアドレス変換回路４４によ
り１２，８，４．・・・に変換され、キャラクタジェネ
レータ３０に入力されることになる。

ところで、このようにキャラ久タデータを９０度回転す
ると、各ブロック画像データ内における回転前の列アド
レスが回転後の行アドレスになる。

例えば、第４図（Ａ）に示すように予め登録されている
キャラクタデータを、同図（Ｂ）に示すように９０度回
転した状態で読出す場合を想定すると、各ブロック画像
データのラインアドレスは、第６図に示すように変換さ
れることになる。

このため、本発明のラインアドレス変換回路４６には、
第６図に示すような態様でラインアドレスを変換するラ
インアドレス変換テーブルが予め設定されている。そし
て、外部から９０度回転指令が入力されると、アドレス
演算回路４２の演算出力するラインアドレスをこの変換
テーブルを用いて変換し、キャラクタジェネレータ３ｏ
へ向は出力するように形成されている。

したがって、ラインアドレス変換回路４６は、アドレス
演算回路４２から例えばラインアドレス０が出力される
と、このラインアドレスＯを０．１．２．３に変換し各
ＲＯＭ３０−０．３０−１゜３０−２．３０−３に向は
出力する。また、アドレス演算回路４２から例えばライ
ンアドレス１が出力されると、このラインアドレス１を
３．０．１．２に変換し各ＲＯＭ３０−０．３０−１゜
３０−２．３０−３に向は出力する。。

第７図には、ブロックアドレス４ビツトを１０進数で表
わし、９０度回転前のデータが９０度回転後にどの様に
アドレス変換されるかが表されている。

このようにして、キャラクタデータの９０度回転指令が
出力されると、アドレス演算回路４２から最初に出力さ
れるブロックアドレスはブロックアドレス変換回路４４
により変換され、またアトレス演算回路４２から出力さ
れるラインアドレス０はラインアドレス変換回路４６に
より変換され、各ＲＯＭ３０−０．３０−１．’３０−
２．３０３に入力されることになる。

このようにすることにより、キャラクタジェネレータ３
０の各ＲＯＭ３０−０．３０−１　３０２．３０−３か
らは、キャラクタコードによって指定されるキャラクタ
データが９０度回転された状態でパラレルに出力されパ
ラレルシリアル変換回路５０に入力されることになる。

実施例のパラレルシリアル変換回路５０には、第８図（
Ａ）、同図（Ｂ）に示す少なくとも２種類のパラレルシ
リアル変換テーブルが予め登録されている。そして、第
４図（Ａ）に示すように、キャラクタジェネレータ３０
からキャラクタデータをそのまま読み出す場合には、各
ＲＯＭ３００．３０−１．３０−２．３０−３からパラ
レル出力される４画素分のデータを第８図（Ａ）で示す
変換テーブルに従いパラレルシリアル変換し、画像デー
タとして出力する。

２つ また、実施例のパラレルシリアル変換回路５０は、第４
図（Ｂ）に示すように、キャラクタジェネレータ３０か
らキャラクタデータを９０度回転した状態で読出す場合
には、各ＲＯＭ３０−０゜３０−１，３Ｃ１−２，３０
−３からパラレル出力される４画素分のデータを第８図
（Ｂ）で示す変換テーブルに従いパラレルシリアル変換
し、画像データとして出力する。

したがって、９０度回転指令が人力されたとき、例えば
各ＲＯＭ３０−０．３０−１．３０−２゜３０−３から
ブロック画像データの０行目を構成する４画素分のデー
タがパラレルに出力されると、パラレルシリアル変換回
路５０は、第８図（Ｂ）の変換テーブルに従い、この４
画素分のデータを、３０−３．３０−２．３０−１．：
３０−０の順でパラレルシリアル変換して出力する。同
様に、各ＲＯＭ３０−０．３０−１．３０−２．３０−
３からブロック画像データの１行目を構成する４画素分
のデータがパラレルに出力されると、第８図（Ｂ）の変
換テーブルに従い、この４画素分のデ−タは、３０−０
．３ＣＩ−３，３０−２，３０１の順でパラレルシリア
ル変換して出力される。

このようにして本実施例のキャラクタ出力装置は、９０
度回転指令が出力されない場合には、登録されたキャラ
クタデータをキャラクタジェネレータ３０からそのまま
出力し、９０度回転指令が入力された場合には、このキ
ャラクタデータをキャラクタジェネレータ３０から９０
度回転して読出すことができる。

したがって、従来のように、キャラクタジェネレータ３
０内に基本となるキャラクタジェネレータと、これを９
０度回転変換したキャラクタジェネレータの双方を登録
することなく、基本となるキャラクタジェネレータを基
にして９０度回転したキャラクタデータを読出すことが
でき、キャラクタジェネレータ３０自体のメモリ容量を
大幅に少なくすることが可能となる。

さらに、本発明によれば従来のキャラクタ出力装置に、
単にブロックアドレス変換回路４４．ラインアドレス変
換回路４６およびパラレルシリアル変換回路５０を設け
るのみでよいため、従来のキャラクタ出力装置をそのま
ま利用してキャラクタジェネレータ３０に登録されてい
るキャラクタデータを９０度回転し出力することが可能
となり、現在使用されている各種キャラクタ出力装置の
機能拡張用として幅広く用いることが可能となる。

なお、前記実施例においては、キャラクタデータをブロ
ックアドレスにより指定される複数のブロック画像デー
タに分割し、さらに各ブロック画像データを、マトリク
ス状のデータ単位に分割した場合を例にとり説明したが
、本発明これに限らず、キャラクタデータのデータ量が
少ない場合（キャラクタのドツト数が少ない場合）には
、キャラクタデータを直接マトリクス状のデータ単位に
分割し、ラインアドレスで指定される各ラインのマトリ
クスデータ単位を複数のメモリに振分けて記憶してもよ
い。

なお、この場合にキャラクタジェネレータ３０は、キャ
ラクタデータの同一行内および同一列内で、各データ単
位が同一のメモリ３０−０．３０１．３０−２．３０−
３に割振られることがないよう、前記実施例と同様に所
定の振分は規則に基づいて各データ単位を複数のメモリ
３０−０゜３０−１．３０−２．３０−３に記憶する必
要がある。

さらに、この場合には、前記第１実施例のブロックアド
レス変換回路が不要となり、ラインアドレス変換回路１
６およびパラレルシリアル変換回路５０を用いてキャラ
クタジェネレータ３ｏがら、そのキャラクタデータを９
０度回転し読出すことができる。

また、前記実施例においては、キャラクタデータの１画
素分のデータをマトリクスデータ単位とした場合を例に
とり説明したが、本発明はこれに限らず、必要に応じで
ある程度まとまった画素、例えば２Ｘ２の画素データを
マトリクスデータ単位とすることも可能である。

また、前記実施例におては、アドレス演算回路４２）ア
ドレス変換回路４４．４６を別体として形成した場合を
例にとり説明したが、本発明はこれに限らず、回路構成
上、これらを一体に形成してもよい。

また、前記実施例においては、キャラクタデータをその
まま読み出す場合と、９０度回転して読み出す場合を例
にとり説明したが、本発明はこれに限らず、従来装置と
同様にして上下反転、左右反転を行うこともできるよう
形成してもよい。この場合には、各アドレス変換回路４
４．４６およびパラレルシリアル変換回路５０に、上下
反転用の変換テーブル、左右反転用の変換テーブルを予
め設けておけばよい。

また、前記実施例においては、本発明をＴＶゲーム用の
キャラクタ出力装置に適用した場合を例にとり説明した
が本発明はこれに限らず、これ以外の各種用途に幅広く
用いることが可能である。

［発明の効果］ 以上説明したように、本発明によれば、キャラクタジェ
ネレータの記憶容量をふやすことなく、キャラクタジェ
ネレータに登録されているキャラフタデータを９０度回
転し続出表示すことができる。したがって本発明は、Ｔ
Ｖゲーム、各種シュミレータ、設計作図およびその他の
用途のキャラクタ出力装置として幅広く用いることが可
能となる。

【図面の簡単な説明】

第１図は本発明に係るキャラクタ出力装置をＴＶゲーム
装置に適用した場合の好適な一例を示すブロック回路図
、 第２図は第１図に示す回路のキャラクタジェネレータに
登録されているキャラクタデータの一例を示す説明図、 第３図はキャラクタジェネレータに登録されているキャ
ラクタを指定するキャラクタコードおよびそのブロック
アドレス、ラインアドレスの構成を示す説明図、 第４図はキャラクタジェネレータ内に登録されているキ
ャラクタデータとこれを９０度回転した状態で読出した
ときのキャラクタデータの対応量係を示す説明図、 第５図は第１図に示すブロックアドレス変換回路に設定
登録されているブロックアドレス変換テーブルの説明図
、 第６図は第１図に示す回路のラインアドレス変換回路に
予め設定登録されているラインアドレス変換テーブルの
一例を示す説明図、 第７図は、ブロックアドレス４ビツトを第１図に示すブ
ロックアドレス変換回路を用いてアドレス変換したとき
に、変換前の４ビツトアドレスで示されるデータと変換
後の４ビツトアドレスで示されるデータとの対応関係を
示す説明図、第８図は、第１図に示す回路のパラレルシ
リアル変換回路に設定登録されているパラレルシリアル
変換テーブルの説明図、 第９図は従来のキャラクタ出力装置のブロック回路図、 第１０図は、従来のキャラクタジェネレータに設定登録
されているキャラクタデータの説明図、第１１図はキャ
ラクタ出力装置を用いて演算されるラスク画像の説明図
、 第１２図〜第１４図は、従来装置に登録されているキャ
ラクタデータを、左右反転、上下反転。 ９０度回転した場合を想定した説明図である。 ３０・・・キャラクタジェネレータ、 ３０−０．３０−１゜ ３０−２．３０−３・・・ＲＯＭ。 ４０・・・キャラクタジェネレータ続出回路、４４・・
・ブロックアドレス変換回路、４６・・・ラインアドレ
ス変換回路、 ５０・・・パラレルシリアル変換回路。 代理人　弁理士　布　施　行　夫（他２名）（Ａ） （Ａ） （Ｂ） （Ｂ） 第 図 第 図 フトレス入力 ９０°口伽」奇アＹシス ０−−−一→−１２ −Ｑ ５□→９ ８−一−−→−１４ −ＩＱ ＋０　　　　　　６ １１−一一−２

Claims (4)

【特許請求の範囲】
1. （１）キャラクタデータを、ブロックアドレスで指定さ
   れる複数のブロック画像データに分割し、各ブロック画
   像データを、ラインアドレスで各ラインが指定されるマ
   トリクス状のデータ単位に分割し、ラインアドレスで指
   定される各ラインのマトリクスデータ単位を複数のメモ
   リに振分けて記憶してなるキャラクタジェネレータを含
   み、このキャラクタジェネレータの複数のメモリからラ
   インアドレスによって指定されるブロック内１ライン分
   の複数のデータ単位をパラレルに読出し、パラレルシリ
   アル変換することにより画像データとして出力するキャ
   ラクタ出力装置において、前記キャラクタジェネレータ
   は、ブロック画像データの同一行内および同一列内で、
   各データ単位が同一メモリに振分けられることがないよ
   う、所定の振分け規則に基づいて各データ単位を複数の
   メモリに振分けて記憶するよう形成されたことを特徴と
   するキャラクタ出力装置。
2. （２）特許請求の範囲（１）に記載の装置において、 前記キャラクタジェネレータに向け、読出し対象となる
   キャラクタのブロックアドレスおよびラインアドレスを
   順次演算出力することにより、キャラクタジェネレータ
   の複数のメモリからラインアドレスによって指定される
   ブロック内１ライン分の複数のデータ単位をパラレルに
   読出すキャラクタジェネレータ読出し回路と、 パラレルに読出された複数のデータ単位をパラレルシリ
   アル変換し、画像データとして出力するパラレルシリア
   ル変換回路と、 を含み、 前記キャラタジェネレータ読出し回路は、 キャラクタデータの９０度回転指令出力時に、予め定め
   られたブロック変換テーブルに基づき、キャラクタジェ
   ネレータへ入力される前記ブロックアドレスを変換する
   ブロックアドレス変換回路９０度回転指令出力時に、予
   め定められたラインアドレス変換テーブルに基づき、キ
   ャラクタジェネレータに入力される前記ラインアドレス
   を各データ単位毎に変換するラインアドレス変換回路と
   、 を含み、 前記パラレルシリアル変換回路は、９０度回転指令出力
   時に、予め定められたパラレルシリアル変換テーブルに
   したがい、前記キャラクタジェネレータからパラレル出
   力される複数のデータ単位をシリアル変換し、画像デー
   タとして出力するよう形成され、キャラクタジェネレー
   タに記憶されたキャラクタデータを９０度回転出力する
   ことを特徴とするキャラクタ出力装置。
3. （３）キャラクタデータを、ラインアドレスで各ライン
   が指定されるマトリクス状のデータ単位に分割し、ライ
   ンアドレスで指定される各ラインのマトリクスデータ単
   位を複数のメモリに振分けて記憶してなるキャラクタジ
   ェネレータを含み、このキャラクタジェネレータの複数
   のメモリからラインアドレスによって指定される１ライ
   ン分の複数のデータ単位をパラレルに読出し、パラレル
   シリアル変換することにより画像データとして出力する
   キャラクタ出力装置において、 前記キャラクタジェネレータは、キャラクタデータの同
   一行内および同一列内で、各データ単位が同一メモリに
   振分けられることがないよう、所定の振分け規則に基づ
   いて各データ単位を複数のメモリに振分けて記憶するよ
   う形成されたことを特徴とするキャラクタ出力装置。
4. （４）特許請求の範囲（３）に記載の装置において、 前記キャラクタジェネレータに向け、読出し対象となる
   キャラクタのラインアドレスを順次演算出力することに
   より、キャラクタジェネレータの複数のメモリからライ
   ンアドレスによって指定される１ライン分の複数のデー
   タ単位をパラレルに読出すキャラクタジェネレータ読出
   し回路と、パラレルに読出された複数のデータ単位をパ
   ラレルシリアル変換し、画像データとして出力するパラ
   レルシリアル変換回路と、 を含み、 前記キャラタジェネレータ読出し回路は、 ９０度回転指令出力時に、予め定められたラインアドレ
   ス変換テーブルに基づき、キャラクタジェネレータに入
   力される前記ラインアドレスを各データ単位毎に変換す
   るラインアドレス変換回路を含み、 前記パラレルシリアル変換回路は、９０度回転指令出力
   時に、予め定められたパラレルシリアル変換テーブルに
   したがい、前記キャラクタジェネレータからパラレル出
   力される複数のデータ単位をシリアル変換し、画像デー
   タとして出力するよう形成され、キャラクタジェネレー
   タに記憶されたキャラクタデータを９０度回転出力する
   ことを特徴とするキャラクタ出力装置。