JPS61141045A - プログラムのパツチ方式 - Google Patents

プログラムのパツチ方式

Info

Publication number
JPS61141045A
JPS61141045A JP59263401A JP26340184A JPS61141045A JP S61141045 A JPS61141045 A JP S61141045A JP 59263401 A JP59263401 A JP 59263401A JP 26340184 A JP26340184 A JP 26340184A JP S61141045 A JPS61141045 A JP S61141045A
Authority
JP
Japan
Prior art keywords
batch
information
service processor
program
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59263401A
Other languages
English (en)
Inventor
Akihisa Makita
牧田 明久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59263401A priority Critical patent/JPS61141045A/ja
Publication of JPS61141045A publication Critical patent/JPS61141045A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本ym明a、プログラムのバッチ方式に関し、特に情報
処理システムにおけるプログラムのパ・ノチ万式に関す
る。
(従来技術) 従来の情報処理システムにおいては、ソースプログラム
のバグがある場合、あるいは一時的にプロゲラ・ム処理
を変更したい場合にプログラムにバッチを施こすが、あ
るタイミングでプログラムをストップさせ人手で主記憶
上にロードされているプログラムを書換えるように指示
していた。
従”って、従来のシステムでは何度も同じ状態でプログ
ラムをランするために、その都度バッチが必要であり、
時間もかかるし1人手によるバッチミスも混入するとい
う欠点があった。
(発明の目的) 本発明の目的は、従来の情報処理システムにおける欠点
を除去すると共に中央処理装置からのバッチファイル指
示情報に対応するバッチ情報に従りて、プログラムのバ
ッチを実行することによりバッチを迅速に且つ正確に実
行できるプログラムのバッチ方式を提供する仁とにある
(発明の構成) 本発明によれば、少なくとも主記憶装置とプログラムの
バッチ情報を蓄積する手段と前記主記憶装置にロードさ
れているプログラムを前記バッチ情報に従ってバッチす
る手段とを有するサービスプロセッサと、バッチ命令を
解釈する手段と、バッチ命令により自らの状態をプログ
ラムストップ状態として、前記サービスプロセッサにバ
ッチ要求をする手段とを有する中央処理装置とを含む情
報処理システムで6って、バッチ命令が前記中央処理装
置で実行され、前記サービスプロセッサにバッチ要求が
なされると前記サービスプロセッサは、前記蓄積されて
いるバッチ情報に従い前記主記憶装置にロードされてい
るプログラムをバッチ後、前記中央処理装置をプログラ
ム2ン状態とすることを特徴とするプログラムのバッチ
方式が得られる。
更に本発明によれば、サービスプロセッサはプログラム
のバッチ情報を蓄積する複数個のファイルと、バッチ命
令に複数個の7アイルのうち1つ又は複数個のファイル
情報によるバッチを指示する情報とを持ち、中央処理装
置II−!、前記ファイル指示情報を前記サービスプロ
セッサにバッチ要求とともに通知し、前記サービスプロ
セッサが前記ファイル指示情報で指示されたバッチファ
イルの情報によりバッチを実行することt−特徴とする
プログラムのバッチ方式が得られる。
(実施例) 次に本発明の実施例について図面を参照して詳細に説明
する。
11EI図は本発明の一実施例を示す。第1図において
、本実施例のプログラムバッチ方式は、主記憶@置(M
M)11と、この主記憶装置11t−制御する主記憶装
置アクセス制御装置(MC)12と、このアクセス制御
装置12に設けられるサービスプロセッサインタフェー
ス制御装置(8IC)13と、アクセス制御装rIL1
2に接続される入出力処理装置(IOC)14および中
央処理装置(CPU)15と、インタフェース制御装置
13に接続されるサービスプロセッサ(SVP)16 
とから構盛される。
サービスプロセッサ16は第2図に示すようにサービス
プロセッサ16内に設けられた主記憶装置lotと、こ
の主記憶装置101vc/<、i’u102を介して接
続されるディスクユニット1o3、フロッピーディスク
ユニツ)104.中央処理装置105およびコンソール
、牟−ボード106とから構成される。
サービスプロセッサ16uプログラムのバッチ情報を蓄
積する手段と主記憶装置1IVcロードされているプロ
グラムをバッチ情報に従ってバッチする手段とを有し、
中央処理装[15はバッチ命令を解釈する手段と、バッ
チ命令により自らの状態をプログラムストップ状態とし
て、サービスプロセッサ16vcパツチ要求をする手段
と金有している。仁のサービスプロセッサ16は中央処
理装置15でバッチ命令が実行され、そのバッチ要求が
生ずると、蓄積されているバッチ情報に従い主記憶装置
11にロードされているプログラムをバッチ後、中央処
理装!115t−プログラムラン状態にする。
更にサービスプロセッサ16はプログラムのバッチ情報
を蓄積する複数個の7アイルヲ有し、バッチ命令に複数
個のファイルのうち1つ又は複数個のファイル情報によ
るバッチを指示する情報を持っている。中央処理装置1
5は、ファイル指示tit報tサービスプロセッサ16
にバッチ要求とともに通知し、サービスプロセッサがフ
ァイル指示情報で指示されたバッチファイルの清報によ
シバッチ金実行するように構成されている。
次に、本実施例のプログラムのバッチ方式について第3
図、第4図を参照して詳しく説明する。
第3図は、サービスプロセッサのディスク103にプロ
グラムバッチデータを入力する方法を示す。
第3図において、キーボード106あるいは、プログラ
ムバッチカード201とカードリーダ202はプログラ
ムバッチデータを入力する手段で、ディスク103は、
複数のバッチファイルをもつ記憶手段である。プログラ
ムバッチデータは、この入力手段により、予めディスク
103に入力さnる。
第4図は、プログラムのバッチ方式の70−チャート’
6示す。I!4図において、中央処理装置15ハハッチ
命令ヲ実行すると、プログラムストップ状態になり、サ
ービスプロセッサ16Vcパツチ要求をバッチファイル
指示情報とともに送出する。
サービスプロセッサ16は、バッチファイル指示情報に
従い、かつ指示されたファイルのバッチ情報に従って、
主記憶装置111上のプログラムをパ、ツチする。その
後、中央処理装置15は、プログラムラン状態に設定さ
れる。なお、中央処理装置15とサービスプロセッサ1
6との間は、通常の通信手段により、情報の伝達を行な
う。
(発明の効果) 本発明は1以上説明したようにサービスプロセッサ上に
バッチ情報を蓄積する手段とバッチする手段とをもち、
このバッチ情報によりバッチを自動化し得る等の効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例金示す装US成図、第2図は
本実施例におけるサービスプロセッサ内の装置構成を示
す図、#!3図はバッチデータの入力方法を示す図、第
4図は本実施例におけるバッチ方法を示すフローチャー
トである。 11.101・・・・・・主記憶装置、12・・・・・
・主記憶W[アクセス制御装置、13・・・・・・サー
ビスプロセッサインタフェース制御装置、14・・・・
・・入出力処理装置、i5,105・・・・・・中央処
理装置、16・・・・・・サービスプロセッサ、102
・・・・・・パス、103・・・・・・ディスクユニツ
)、104・・・・・・フロッヒーティスクユニット、
106・・・・・・コンソールΦ−ボード。 茅1回 卒21

Claims (2)

    【特許請求の範囲】
  1. (1)少なくとも主記憶装置と、プログラムのバッチ情
    報を蓄積する手段と前記主記憶装置にロードされている
    プログラムを前記バッチ情報に従ってバッチする手段と
    を有するサービスプロセッサと、バッチ命令を解釈する
    手段と、バッチ命令により、自らの状態をプログラムス
    トップ状態として、前記サービスプロセッサにバッチ要
    求をする手段とを有する中央処理装置とを含む情報処理
    システムであって、バッチ命令が前記中央処理装置で実
    行され、前記サービスプロセッサにバッチ要求がなされ
    ると前記サービスプロセッサは、前記蓄積されているバ
    ッチ情報に従い前記主記憶装置にロードされているプロ
    グラムをバッチ後、前記中央処理装置をプログラムラン
    状態とすることを特徴とするプログラムのバッチ方式。
  2. (2)サービスプロセッサはプログラムのバッチ情報を
    蓄積する複数個のファイルと、バッチ命令に複数個のフ
    ァイルのうち、1つ又は複数個のファイル情報によるバ
    ッチを指示する情報とを持ち、中央処理装置は前記ファ
    イル指示情報を前記サービスプロセッサにバッチ要求と
    ともに通知し、前記サービスプロセッサが前記ファイル
    指示情報で指示されたバッチファイルの情報によりバッ
    チを実行することを特徴とする特許請求の範囲第(1)
    項記載のプログラムのバッチ方式。
JP59263401A 1984-12-13 1984-12-13 プログラムのパツチ方式 Pending JPS61141045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59263401A JPS61141045A (ja) 1984-12-13 1984-12-13 プログラムのパツチ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59263401A JPS61141045A (ja) 1984-12-13 1984-12-13 プログラムのパツチ方式

Publications (1)

Publication Number Publication Date
JPS61141045A true JPS61141045A (ja) 1986-06-28

Family

ID=17388982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59263401A Pending JPS61141045A (ja) 1984-12-13 1984-12-13 プログラムのパツチ方式

Country Status (1)

Country Link
JP (1) JPS61141045A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147641A (ja) * 1987-12-03 1989-06-09 Mitsubishi Electric Corp デバッグ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147641A (ja) * 1987-12-03 1989-06-09 Mitsubishi Electric Corp デバッグ装置

Similar Documents

Publication Publication Date Title
JPS61141045A (ja) プログラムのパツチ方式
JPS58205259A (ja) 一つの補助記憶装置に複数のosを常駐させたコンピユ−タシステム
JPH04186453A (ja) ファイル転送方式
US6085264A (en) Accounting-information outputting device
JPH0115899B2 (ja)
JPH01137359A (ja) プロセッサの制御方法
JPS60101641A (ja) オ−バレイ・モジユ−ルの管理方式
JPS61139851A (ja) プログラムのパツチ方式
JPS5965306A (ja) シ−ケンス制御装置
JPS61180310A (ja) 数値制御装置へのシステムコントロ−ルプログラムのロ−デイング方式
JPS61121153A (ja) プロセツサ間通信制御方式
JPS63636A (ja) タスク制御方式
JP2571260B2 (ja) 論理時計による動作環境選択処理方式
KR0155868B1 (ko) 멀티-로봇 제어기의 위치 정보 제어방법
JP3108467B2 (ja) Iplデバイスの自動切換え方法
JPS6148741B2 (ja)
JPS6053903B2 (ja) マルチプロセツサ・システム
JPH02222056A (ja) バッチジョブサブミット方式
JPH02101555A (ja) 時刻データ参照設定処理方式
JPH0769847B2 (ja) リラン時のジョブ制御方法
JPS62264346A (ja) デ−タ処理装置
JPS62184535A (ja) オペレ−テイング・システムの非常駐化方式
DE19911476A1 (de) Computersystem mit einem unterscheidenden Betriebssystem
JPS61101865A (ja) マルチマイクロプロセツサシステム
JP2926873B2 (ja) 計算機システム