JPS61139232A - バツテリ電圧モニタ回路 - Google Patents
バツテリ電圧モニタ回路Info
- Publication number
- JPS61139232A JPS61139232A JP59260305A JP26030584A JPS61139232A JP S61139232 A JPS61139232 A JP S61139232A JP 59260305 A JP59260305 A JP 59260305A JP 26030584 A JP26030584 A JP 26030584A JP S61139232 A JPS61139232 A JP S61139232A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- battery
- current
- battery voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野１
本発明は、非常灯などの負荷を停電時にバックアップす
るバッテリの電圧モニタ回路に関するものである。
るバッテリの電圧モニタ回路に関するものである。
［背景技術］
この種のバッテリ電圧モニタ回路は、バッテリの電圧が
低下すると発光ダイオードが点灯し、以後充電によって
バッテリ電圧が回復しても発光ダイオードが点灯し続け
て、電圧が一旦低下しｒこことを記憶するようにしたも
のであり、この回路を用いてバッテリの性能チェックを
行なうには、一定時間停電させて負荷を非常点灯させた
のち再び正常通電に戻す、このとき発光ダイオードが点
灯しておれば、そのバッテリは電圧降下が早く、既に劣
化していると判断するのである。
低下すると発光ダイオードが点灯し、以後充電によって
バッテリ電圧が回復しても発光ダイオードが点灯し続け
て、電圧が一旦低下しｒこことを記憶するようにしたも
のであり、この回路を用いてバッテリの性能チェックを
行なうには、一定時間停電させて負荷を非常点灯させた
のち再び正常通電に戻す、このとき発光ダイオードが点
灯しておれば、そのバッテリは電圧降下が早く、既に劣
化していると判断するのである。
ｔＢ２図は従来のバッテリ電圧モニタ回路を示したちの
である。同口において、ＣＰは自己保持型電圧比較回路
で、トランノスタＱオおよびＱ、によυ差動増幅器を構
成し、一方のトランン又りＱｌのベースには、バッテリ
電圧を抵抗Ｒ，，Ｒ，およびＲ７で分圧した電圧■ｂ、
を印加し、他方のトランノスタＱ２のベースには基準電
圧Ｖｒｅｆを印加する。バッテリ電圧が正常である時に
、 Ｖｂ、 ＞ Ｖｒｅ［ となるように抵抗Ｒ，，Ｒ，お上びＲ１を設定しておく
と、正常時にはトランジスタＱ１のみがオン状態で、ト
ランジスタＱ２．Ｑ、、Ｑ、およびＱ、がオフ状態であ
るから、発光ダイオードＬＥＤは消灯している。次にバ
ッテリ電圧が低下し、 Ｖｂ、 ＜ Ｖ ｒｅｆ となると、トランジスタＱ、がオフし、トランクスりＱ
、、Ｑ、、Ｑ、およびＱ、がオンして、ＬＥＤが点灯す
る。このときトランジスタＱ４によって分圧抵抗の一部
すなわちヒステリシス用抵抗Ｒ１が短絡されるので、■
ｂ、はさらに下がり、以後バッテリ電圧ｖｂが回復して
も差動増幅器は反転復帰しない。こうして電圧比較回路
ＣＰは自己保持され、正常通電に戻ったのちらＬＥＤは
点灯し続けるのである。
である。同口において、ＣＰは自己保持型電圧比較回路
で、トランノスタＱオおよびＱ、によυ差動増幅器を構
成し、一方のトランン又りＱｌのベースには、バッテリ
電圧を抵抗Ｒ，，Ｒ，およびＲ７で分圧した電圧■ｂ、
を印加し、他方のトランノスタＱ２のベースには基準電
圧Ｖｒｅｆを印加する。バッテリ電圧が正常である時に
、 Ｖｂ、 ＞ Ｖｒｅ［ となるように抵抗Ｒ，，Ｒ，お上びＲ１を設定しておく
と、正常時にはトランジスタＱ１のみがオン状態で、ト
ランジスタＱ２．Ｑ、、Ｑ、およびＱ、がオフ状態であ
るから、発光ダイオードＬＥＤは消灯している。次にバ
ッテリ電圧が低下し、 Ｖｂ、 ＜ Ｖ ｒｅｆ となると、トランジスタＱ、がオフし、トランクスりＱ
、、Ｑ、、Ｑ、およびＱ、がオンして、ＬＥＤが点灯す
る。このときトランジスタＱ４によって分圧抵抗の一部
すなわちヒステリシス用抵抗Ｒ１が短絡されるので、■
ｂ、はさらに下がり、以後バッテリ電圧ｖｂが回復して
も差動増幅器は反転復帰しない。こうして電圧比較回路
ＣＰは自己保持され、正常通電に戻ったのちらＬＥＤは
点灯し続けるのである。
さて上記の従来回路においては、ＬＥＤ電流の制御はト
ランクスりＱ、を飽和させることによりて行なわれてい
たので、ＬＥＤｔ流値はバッテリ電圧ｖｂと抵抗Ｒ７゜
とで決まる。したがってバッテリが外れた状態では、Ａ
Ｃ入力側から見た回路全体のインピーダンスが大幅に上
がるために電源電圧が非常に高くなり、ＬＥＤｔ流もこ
の電圧にほぼ比例して増加することになる。このため従
来回路においては、バッテリが外れた時にＬＥＤ電流が
定格許容電流を超えてしまうおそれがあり、またその対
策として、抵抗ＲＩＱの値を大きくしてＬＥＤ電流を下
げると、バッテリ電圧低下時にそれを表示するのに必要
な輝度が得られなくなるという問題があった。
ランクスりＱ、を飽和させることによりて行なわれてい
たので、ＬＥＤｔ流値はバッテリ電圧ｖｂと抵抗Ｒ７゜
とで決まる。したがってバッテリが外れた状態では、Ａ
Ｃ入力側から見た回路全体のインピーダンスが大幅に上
がるために電源電圧が非常に高くなり、ＬＥＤｔ流もこ
の電圧にほぼ比例して増加することになる。このため従
来回路においては、バッテリが外れた時にＬＥＤ電流が
定格許容電流を超えてしまうおそれがあり、またその対
策として、抵抗ＲＩＱの値を大きくしてＬＥＤ電流を下
げると、バッテリ電圧低下時にそれを表示するのに必要
な輝度が得られなくなるという問題があった。
［発明の目的］
本発明は上記の問題点に鑑み為さ紅たものであり、その
目的とするところは、ＬＥＤ’を流を常に一定に保ち、
バッテリ外れの際にもＬＥＤが破壊するおそれのないバ
ッテリ電圧モニタ回路を提供するにある。
目的とするところは、ＬＥＤ’を流を常に一定に保ち、
バッテリ外れの際にもＬＥＤが破壊するおそれのないバ
ッテリ電圧モニタ回路を提供するにある。
［発明の開示１
しかして本発明は、停電バックアップ用バッチＩＩ Ｂ
よＩ）定電圧回路ＲＧを介して電源供給され、バッテリ
電圧の低下を検出して作動する自己保持型電圧比較回路
ＣＰと、この電圧比較回路ＣＰの出力によって作動する
発光ダイオード駆動回路ＤＲよりなるバッテリ電圧モニ
タ回路において、単一チップ上の２個のトランジスタＱ
、お上ＶＱｓで形成され、その出力側トランジスタＱ、
が発光ダイオードＬＥＤに直列接続された電流ミラー回
路ＭＲと、この電流ミラー回路ＭＲの入力側トランクス
りＱＧと上記定電圧回路ＲＧとの間に抵抗Ｒ１を介して
挿入さＫ、上記電圧比較回路ＲＧの出力で制ａ１される
スイッチング用Ｆランノ又りＱ７により、上記発光ダイ
オード駆動回路ＤＲを構成したちのである。
よＩ）定電圧回路ＲＧを介して電源供給され、バッテリ
電圧の低下を検出して作動する自己保持型電圧比較回路
ＣＰと、この電圧比較回路ＣＰの出力によって作動する
発光ダイオード駆動回路ＤＲよりなるバッテリ電圧モニ
タ回路において、単一チップ上の２個のトランジスタＱ
、お上ＶＱｓで形成され、その出力側トランジスタＱ、
が発光ダイオードＬＥＤに直列接続された電流ミラー回
路ＭＲと、この電流ミラー回路ＭＲの入力側トランクス
りＱＧと上記定電圧回路ＲＧとの間に抵抗Ｒ１を介して
挿入さＫ、上記電圧比較回路ＲＧの出力で制ａ１される
スイッチング用Ｆランノ又りＱ７により、上記発光ダイ
オード駆動回路ＤＲを構成したちのである。
上記のように構成すれば、スイッチング用トランノ又り
Ｑ７を飽和領域で動作させることによって、電流ミラー
回路ＭＲの入力電流が定電圧Ｖｃｃと抵抗Ｒ１の値とで
決まる一定値に保持されるので、その出力電流ら定電流
化され、たとえＬＥＤに高電圧が加わってもＬＥＤ電流
は一定に維持されるのである。
Ｑ７を飽和領域で動作させることによって、電流ミラー
回路ＭＲの入力電流が定電圧Ｖｃｃと抵抗Ｒ１の値とで
決まる一定値に保持されるので、その出力電流ら定電流
化され、たとえＬＥＤに高電圧が加わってもＬＥＤ電流
は一定に維持されるのである。
第１図は本発明回路の一実施例を示したものである。同
図において、自己保持型比較回路ＣＰは従来回路とほぼ
同じ構成であり、差動増幅器Ｑ１およびＱ２の共通エミ
ッタには電流ミラー回路よりなる定電流ａＣＳが接続さ
れている。この差動増幅器の出力によって制御されるＰ
ＮＰ ）ランノスタＱ、のコレクタ電圧が抵抗Ｒａ 、
Ｒ−およびＲ３により分圧されて、ヒステリシス用トラ
ンジスタＱ４およびスイッチング用トランジスタＱ、の
各ベースに加わえられる。このスイッチング用トランン
スタＱ７は飽和ｉ域で用いられるので、電流ミラー回路
ＭＲの入力電流すなわも入力側トランジスタＱ、のフレ
フタ電流は一定値となっており、したがって電流ミラー
回路ＭＲの出力型：ｔすなわち出力側トランジスタＱ、
のフレフタ電流は定電流となっている。電流ミラー回路
ＭＲは単−千ノプ上にベースを共通にして形成されて、
両トランノスタＱ、およ（７Ｑ、は互いに整合しており
、出力側トランジスタＱ、のベース電ＩＩｋは、ダイオ
ード接続された入力側トランジスタＱ６のベース電流に
よって規定されているので、両トランノスタには互いに
エミツタ面積比で決まる電流が流れ、出力側のフレフタ
電圧あるいは負荷抵抗の値に影響されない。したがって
バッテリ外れによってＬＥＤの７ノード側の電圧が高そ
なっても、ＬＥＤの電流は常に一定に保たれるのである
。
図において、自己保持型比較回路ＣＰは従来回路とほぼ
同じ構成であり、差動増幅器Ｑ１およびＱ２の共通エミ
ッタには電流ミラー回路よりなる定電流ａＣＳが接続さ
れている。この差動増幅器の出力によって制御されるＰ
ＮＰ ）ランノスタＱ、のコレクタ電圧が抵抗Ｒａ 、
Ｒ−およびＲ３により分圧されて、ヒステリシス用トラ
ンジスタＱ４およびスイッチング用トランジスタＱ、の
各ベースに加わえられる。このスイッチング用トランン
スタＱ７は飽和ｉ域で用いられるので、電流ミラー回路
ＭＲの入力電流すなわも入力側トランジスタＱ、のフレ
フタ電流は一定値となっており、したがって電流ミラー
回路ＭＲの出力型：ｔすなわち出力側トランジスタＱ、
のフレフタ電流は定電流となっている。電流ミラー回路
ＭＲは単−千ノプ上にベースを共通にして形成されて、
両トランノスタＱ、およ（７Ｑ、は互いに整合しており
、出力側トランジスタＱ、のベース電ＩＩｋは、ダイオ
ード接続された入力側トランジスタＱ６のベース電流に
よって規定されているので、両トランノスタには互いに
エミツタ面積比で決まる電流が流れ、出力側のフレフタ
電圧あるいは負荷抵抗の値に影響されない。したがって
バッテリ外れによってＬＥＤの７ノード側の電圧が高そ
なっても、ＬＥＤの電流は常に一定に保たれるのである
。
【発明の効果１
１述のように本発明は、負荷を一定時間非常点灯させた
の九正常通電に戻し、ＬＥＤの点灯によりバッテリの劣
化を検出するバッテリ電圧モニタ回路において、バッテ
リ電圧検出用の比較回路に使用する定電圧回路を利用し
て、ＬＥＤ駆動電流を定電流化したものであろから、バ
ッテリが外れてＬＥＤに高電圧がかかってもＬＥＤが破
壊するおそれがなく、またそれによってＬＥＤに定電圧
回路を用いなくてもすむので、バッテリとＬＥＤを除く
すべての回路をフンチップ化できるという利点がある。
の九正常通電に戻し、ＬＥＤの点灯によりバッテリの劣
化を検出するバッテリ電圧モニタ回路において、バッテ
リ電圧検出用の比較回路に使用する定電圧回路を利用し
て、ＬＥＤ駆動電流を定電流化したものであろから、バ
ッテリが外れてＬＥＤに高電圧がかかってもＬＥＤが破
壊するおそれがなく、またそれによってＬＥＤに定電圧
回路を用いなくてもすむので、バッテリとＬＥＤを除く
すべての回路をフンチップ化できるという利点がある。
第１図は本発明の一実施例を示すブロック回路図、第２
図は従来例のブロック回路間である。 Ｂはバッテリ、ＲＧは定電圧回路、ＣＰは自己保持型比
較回路、ＤＲは発光ダイオード駆動回路、ＭＲは電流ミ
ラー回路、Ｏ８は定電流回路、ＬＥＤは発光ダイオード
、Ｑ、、Ｏ２，・・・、Ｑ、はトランジスタ、Ｒ１、Ｒ
２１・・・、Ｒ１は抵抗。
図は従来例のブロック回路間である。 Ｂはバッテリ、ＲＧは定電圧回路、ＣＰは自己保持型比
較回路、ＤＲは発光ダイオード駆動回路、ＭＲは電流ミ
ラー回路、Ｏ８は定電流回路、ＬＥＤは発光ダイオード
、Ｑ、、Ｏ２，・・・、Ｑ、はトランジスタ、Ｒ１、Ｒ
２１・・・、Ｒ１は抵抗。
Claims (1)
- （１）停電バックアップ用バッテリより定電圧回路を介
して電源供給されバッテリ電圧の低下を検出して作動す
る自己保持型電圧比較回路と、この電圧比較回路の出力
によって作動する発光ダイオード駆動回路よりなるバッ
テリ電圧モニタ回路において、単一チップ上の２個のト
ランジスタで形成されその出力側トランジスタが発光ダ
イオードに直列接続された電流ミラー回路と、この電流
ミラー回路の入力側トランジスタと上記定電圧回路との
間に抵抗を介して挿入され上記電圧比較回路の出力で制
御されるスイッチング用トランジスタにより、上記発光
ダイオード駆動回路を構成したことを特徴とするバッテ
リ電圧モニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260305A JPS61139232A (ja) | 1984-12-10 | 1984-12-10 | バツテリ電圧モニタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260305A JPS61139232A (ja) | 1984-12-10 | 1984-12-10 | バツテリ電圧モニタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61139232A true JPS61139232A (ja) | 1986-06-26 |
Family
ID=17346182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59260305A Pending JPS61139232A (ja) | 1984-12-10 | 1984-12-10 | バツテリ電圧モニタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61139232A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0558253A (ja) * | 1991-05-13 | 1993-03-09 | Tani:Kk | 洗車方法 |
| WO2003034387A3 (en) * | 2001-10-19 | 2003-11-20 | Clare Micronix Integrated Syst | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator |
-
1984
- 1984-12-10 JP JP59260305A patent/JPS61139232A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0558253A (ja) * | 1991-05-13 | 1993-03-09 | Tani:Kk | 洗車方法 |
| WO2003034387A3 (en) * | 2001-10-19 | 2003-11-20 | Clare Micronix Integrated Syst | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617473A (en) | CMOS backup power switching circuit | |
| JP3751099B2 (ja) | 電源回路 | |
| US20020024384A1 (en) | Common mode feedback bias for low voltage opamps | |
| JPS6162321A (ja) | 電池エネルギー節約回路 | |
| US4774450A (en) | Stabilized power-supply circuit connectable with auxiliary electric source without an intermediary blocking diode | |
| JPH03119812A (ja) | 電流検出回路 | |
| JPS61139232A (ja) | バツテリ電圧モニタ回路 | |
| JP2691882B2 (ja) | 制御回路 | |
| JPH0467634B2 (ja) | ||
| US5666076A (en) | Negative input voltage comparator | |
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JPS6319097A (ja) | 線路異常監視装置 | |
| JPH0413691Y2 (ja) | ||
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 | |
| JPH0614587A (ja) | 高負荷ドライブ回路 | |
| JP3237686B2 (ja) | 電流切り替え型論理回路 | |
| JPS5853523B2 (ja) | ヒセンケイインピ−ダンスカイロ | |
| JPH051153Y2 (ja) | ||
| JPH04225618A (ja) | 比較回路 | |
| JPH05284638A (ja) | 異常検出回路 | |
| JPS6098A (ja) | 断線検出回路 | |
| JPH0244813A (ja) | スイッチング回路 | |
| JPS633537B2 (ja) | ||
| JPS61295830A (ja) | 電源装置 | |
| JPH01220517A (ja) | スイッチ回路 |