JPH05284638A - 異常検出回路 - Google Patents
異常検出回路Info
- Publication number
- JPH05284638A JPH05284638A JP10252792A JP10252792A JPH05284638A JP H05284638 A JPH05284638 A JP H05284638A JP 10252792 A JP10252792 A JP 10252792A JP 10252792 A JP10252792 A JP 10252792A JP H05284638 A JPH05284638 A JP H05284638A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- transistor
- load
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 ノイズ等の影響を受け難くし、低精度の分圧
抵抗を使用可能とする。 【構成】 ツェナーダイオードＤＺ２のカソードを電源
供給ラインＬに接続し、アノードをダイオードＤＢ，Ｄ
Ｃ，抵抗ＲＡを介してグランドラインに接続し、ＤＣと
ＲＡとの接続点へトランジスタＴｒ２のベースを接続
し、Ｔｒ２のエミッタをＲＢおよびダイオードＤＡを介
して負荷ＲＬとトランジスタＴｒ１との接続点へ接続
し、Ｔｒ２のコレクタをＲＣを介してグランドラインへ
接続する。そして、Ｔｒ２のコレクタとＲＣとの接続点
に生ずる電圧を検出電圧Ｖ２として、コンパレータＣＰ
１の反転入力へ与える。この場合、検出電圧Ｖ２は、Ｖ
２＝〔（ＶＺ−Ｖ４）／ＲＢ〕・ＲＣなる式で表現され
る。
抵抗を使用可能とする。 【構成】 ツェナーダイオードＤＺ２のカソードを電源
供給ラインＬに接続し、アノードをダイオードＤＢ，Ｄ
Ｃ，抵抗ＲＡを介してグランドラインに接続し、ＤＣと
ＲＡとの接続点へトランジスタＴｒ２のベースを接続
し、Ｔｒ２のエミッタをＲＢおよびダイオードＤＡを介
して負荷ＲＬとトランジスタＴｒ１との接続点へ接続
し、Ｔｒ２のコレクタをＲＣを介してグランドラインへ
接続する。そして、Ｔｒ２のコレクタとＲＣとの接続点
に生ずる電圧を検出電圧Ｖ２として、コンパレータＣＰ
１の反転入力へ与える。この場合、検出電圧Ｖ２は、Ｖ
２＝〔（ＶＺ−Ｖ４）／ＲＢ〕・ＲＣなる式で表現され
る。
Description
【０００１】
【産業上の利用分野】この発明は、スイッチング素子の
オフ駆動時に負荷へ印加される異常電圧を検出する異常
検出回路に関するものである。
オフ駆動時に負荷へ印加される異常電圧を検出する異常
検出回路に関するものである。
【０００２】
【従来の技術】従来より用いられている異常検出回路を
図７に示す。同図において、ＲＬはリレー，ソレノイド
等の電気的負荷、Ｔｒ１はＮＰＮトランジスタ、ＩＪ’
は異常検出回路である。負荷ＲＬの一端は電源供給ライ
ンＬに接続されており、その他端はトランジスタＴｒ１
を介してグランドラインに接続されている。トランジス
タＴｒ１のコレクタとベースとの間にはツェナーダイオ
ードＤＺ１が接続され、抵抗Ｒ６を介してトランジスタ
Ｔｒ１のベースに駆動信号ＩＮが与えられるものとされ
ている。すなわち、「Ｈ」レベルの駆動信号ＩＮがトラ
ンジスタＴｒ１のベースへ与えられると、トランジスタ
Ｔｒ１がオンとなり、負荷ＲＬへ電源電圧Ｖ０が印加さ
れる。駆動信号ＩＮが「Ｌ」レベルとなると、トランジ
スタＴｒ１はオフする。ここで、オフ駆動時に、何らか
の原因でトランジスタＴｒ１に図示破線で示す如く漏れ
電流が流れると、負荷ＲＬに電圧Ｖ４が生じる。この電
圧Ｖ４を検出する回路が異常検出回路ＩＪ’であり、コ
ンパレータＣＰ１と抵抗Ｒ１〜Ｒ５とダイオードＤ１〜
Ｄ５とにより構成され、所定値を越える電圧Ｖ４を異常
電圧として検出する。
図７に示す。同図において、ＲＬはリレー，ソレノイド
等の電気的負荷、Ｔｒ１はＮＰＮトランジスタ、ＩＪ’
は異常検出回路である。負荷ＲＬの一端は電源供給ライ
ンＬに接続されており、その他端はトランジスタＴｒ１
を介してグランドラインに接続されている。トランジス
タＴｒ１のコレクタとベースとの間にはツェナーダイオ
ードＤＺ１が接続され、抵抗Ｒ６を介してトランジスタ
Ｔｒ１のベースに駆動信号ＩＮが与えられるものとされ
ている。すなわち、「Ｈ」レベルの駆動信号ＩＮがトラ
ンジスタＴｒ１のベースへ与えられると、トランジスタ
Ｔｒ１がオンとなり、負荷ＲＬへ電源電圧Ｖ０が印加さ
れる。駆動信号ＩＮが「Ｌ」レベルとなると、トランジ
スタＴｒ１はオフする。ここで、オフ駆動時に、何らか
の原因でトランジスタＴｒ１に図示破線で示す如く漏れ
電流が流れると、負荷ＲＬに電圧Ｖ４が生じる。この電
圧Ｖ４を検出する回路が異常検出回路ＩＪ’であり、コ
ンパレータＣＰ１と抵抗Ｒ１〜Ｒ５とダイオードＤ１〜
Ｄ５とにより構成され、所定値を越える電圧Ｖ４を異常
電圧として検出する。
【０００３】この異常検出回路ＩＪ’においては、電源
電圧Ｖ０を抵抗Ｒ１とＲ２とで分圧し、抵抗Ｒ１とＲ２
との接続点に生ずる電圧Ｖ１を比較基準電圧としてコン
パレータＣＰ１の非反転入力へ与えている。また、負荷
ＲＬとトランジスタＴｒ１との接続点とグランドライン
との間に抵抗Ｒ３とＲ４（ＲＬ＜＜Ｒ３，Ｒ４）との直
列接続回路を接続し、抵抗Ｒ３とＲ４との接続点に生ず
る電圧Ｖ２を検出電圧としてコンパレータＣＰ１の反転
入力へ与えている。この異常検出回路ＩＪ’によれば、
オフ駆動時に負荷ＲＬに所定値以上の電圧Ｖ４が生じる
と、コンパレータＣＰ１より「Ｈ」レベルの異常検出信
号が出力される。すなわち、オフ駆動時にトランジスタ
Ｔｒ１に漏れ電流が流れる場合（異常な場合）、検出電
圧Ｖ２が比較基準電圧Ｖ１よりも低くなり（図８（ｂ）
に示すｔ１〜ｔ２点参照）、コンパレータＣＰ１より
「Ｈ」レベルの異常検出信号が出力される。これに対し
て、オフ駆動時にトランジスタＴｒ１に漏れ電流が流れ
ない場合（正常な場合）、検出電圧Ｖ２は比較基準電圧
Ｖ１よりも高く（図９（ｂ）に示すｔ１〜ｔ２点参
照）、コンパレータＣＰ１からは「Ｈ」レベルの異常検
出信号は出力されない。なお、トランジスタＴｒ１への
駆動信号ＩＮが「Ｈ」レベルである場合、トランジスタ
Ｔｒ１がオンとされることにより、Ｖ４≒Ｖ０となって
検出電圧Ｖ２が比較基準電圧Ｖ１よりも低下しようとす
るが、「Ｈ」レベルの駆動信号ＩＮがダイオードＤ５，
抵抗Ｒ５の経路でコンパレータＣＰ１の反転入力へ与え
られるので、検出電圧Ｖ２は実際には比較基準電圧Ｖ１
を下回ることがなく、コンパレータＣＰ１より「Ｈ」レ
ベルの異常検出信号が出力されることはない（図８およ
び図９に示すｔ２〜ｔ３点参照）。
電圧Ｖ０を抵抗Ｒ１とＲ２とで分圧し、抵抗Ｒ１とＲ２
との接続点に生ずる電圧Ｖ１を比較基準電圧としてコン
パレータＣＰ１の非反転入力へ与えている。また、負荷
ＲＬとトランジスタＴｒ１との接続点とグランドライン
との間に抵抗Ｒ３とＲ４（ＲＬ＜＜Ｒ３，Ｒ４）との直
列接続回路を接続し、抵抗Ｒ３とＲ４との接続点に生ず
る電圧Ｖ２を検出電圧としてコンパレータＣＰ１の反転
入力へ与えている。この異常検出回路ＩＪ’によれば、
オフ駆動時に負荷ＲＬに所定値以上の電圧Ｖ４が生じる
と、コンパレータＣＰ１より「Ｈ」レベルの異常検出信
号が出力される。すなわち、オフ駆動時にトランジスタ
Ｔｒ１に漏れ電流が流れる場合（異常な場合）、検出電
圧Ｖ２が比較基準電圧Ｖ１よりも低くなり（図８（ｂ）
に示すｔ１〜ｔ２点参照）、コンパレータＣＰ１より
「Ｈ」レベルの異常検出信号が出力される。これに対し
て、オフ駆動時にトランジスタＴｒ１に漏れ電流が流れ
ない場合（正常な場合）、検出電圧Ｖ２は比較基準電圧
Ｖ１よりも高く（図９（ｂ）に示すｔ１〜ｔ２点参
照）、コンパレータＣＰ１からは「Ｈ」レベルの異常検
出信号は出力されない。なお、トランジスタＴｒ１への
駆動信号ＩＮが「Ｈ」レベルである場合、トランジスタ
Ｔｒ１がオンとされることにより、Ｖ４≒Ｖ０となって
検出電圧Ｖ２が比較基準電圧Ｖ１よりも低下しようとす
るが、「Ｈ」レベルの駆動信号ＩＮがダイオードＤ５，
抵抗Ｒ５の経路でコンパレータＣＰ１の反転入力へ与え
られるので、検出電圧Ｖ２は実際には比較基準電圧Ｖ１
を下回ることがなく、コンパレータＣＰ１より「Ｈ」レ
ベルの異常検出信号が出力されることはない（図８およ
び図９に示すｔ２〜ｔ３点参照）。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の異常検出回路ＩＪ’によると、コンパレータ
ＣＰ１での比較動作が可能なように、電源電圧Ｖ０を抵
抗Ｒ１とＲ２とで分圧しＶ０よりも遥かに低い比較基準
電圧Ｖ１へ圧縮し、また電源電圧Ｖ０と電圧Ｖ４との差
（Ｖ０−Ｖ４）を抵抗Ｒ３とＲ４とで（Ｖ０−Ｖ４）よ
りも遥かに低い検出電圧Ｖ２へ圧縮している。このた
め、結果として検出される電圧Ｖ４も、圧縮された小さ
な値となってしまう。一般に、異常電圧Ｖ４として１ボ
ルト内外を検出するものとしており、この異常電圧Ｖ４
が圧縮されて数十分の１となるため、従来の異常検出回
路ＩＪ’では、ノイズ等の影響を受け易く、分圧抵抗の
精度も高いものが必要となるという問題が生じていた。
うな従来の異常検出回路ＩＪ’によると、コンパレータ
ＣＰ１での比較動作が可能なように、電源電圧Ｖ０を抵
抗Ｒ１とＲ２とで分圧しＶ０よりも遥かに低い比較基準
電圧Ｖ１へ圧縮し、また電源電圧Ｖ０と電圧Ｖ４との差
（Ｖ０−Ｖ４）を抵抗Ｒ３とＲ４とで（Ｖ０−Ｖ４）よ
りも遥かに低い検出電圧Ｖ２へ圧縮している。このた
め、結果として検出される電圧Ｖ４も、圧縮された小さ
な値となってしまう。一般に、異常電圧Ｖ４として１ボ
ルト内外を検出するものとしており、この異常電圧Ｖ４
が圧縮されて数十分の１となるため、従来の異常検出回
路ＩＪ’では、ノイズ等の影響を受け易く、分圧抵抗の
精度も高いものが必要となるという問題が生じていた。
【０００５】
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、その一端が電源供給
ラインにその他端がスイッチング素子（第１のスイッチ
ング素子）を介してグランドラインに接続された負荷に
対し、定電圧素子の一端および他端を電源供給ラインお
よび第１の抵抗を介してグランドラインに接続し、この
定電圧素子と第１の抵抗との接続ラインに第２のスイッ
チング素子の駆動電極を接続し、第２のスイッチング素
子の被駆動電極の一方を第２の抵抗を介して負荷と第１
のスイッチング素子との接続ラインへ接続し、第２のス
イッチング素子の被駆動電極の他方を第３の抵抗を介し
てグランドラインへ接続するようにしたものである。
を解決するためになされたもので、その一端が電源供給
ラインにその他端がスイッチング素子（第１のスイッチ
ング素子）を介してグランドラインに接続された負荷に
対し、定電圧素子の一端および他端を電源供給ラインお
よび第１の抵抗を介してグランドラインに接続し、この
定電圧素子と第１の抵抗との接続ラインに第２のスイッ
チング素子の駆動電極を接続し、第２のスイッチング素
子の被駆動電極の一方を第２の抵抗を介して負荷と第１
のスイッチング素子との接続ラインへ接続し、第２のス
イッチング素子の被駆動電極の他方を第３の抵抗を介し
てグランドラインへ接続するようにしたものである。
【０００６】
【作用】したがってこの発明によれば、第２のスイッチ
ング素子と第３の抵抗との接続ラインに生ずる電圧を検
出電圧Ｖ２とした場合、定電圧素子での一定電圧をＶ
Ｚ，負荷に生ずる電圧をＶ４，第２の抵抗をＲＢ，第３
の抵抗をＲＣとしたとき、Ｖ２＝〔（ＶＺ−Ｖ４）／Ｒ
Ｂ〕・ＲＣなる式で表現し得、Ｖ４の値を大幅に縮小す
ることなく検出電圧Ｖ２に変換することが可能となる。
ング素子と第３の抵抗との接続ラインに生ずる電圧を検
出電圧Ｖ２とした場合、定電圧素子での一定電圧をＶ
Ｚ，負荷に生ずる電圧をＶ４，第２の抵抗をＲＢ，第３
の抵抗をＲＣとしたとき、Ｖ２＝〔（ＶＺ−Ｖ４）／Ｒ
Ｂ〕・ＲＣなる式で表現し得、Ｖ４の値を大幅に縮小す
ることなく検出電圧Ｖ２に変換することが可能となる。
【０００７】
【実施例】以下、本発明に係る異常検出回路を詳細に説
明する。
明する。
【０００８】図１はこの異常検出回路の一実施例を示す
回路構成図である。本実施例において、異常検出回路Ｉ
Ｊは、コンパレータＣＰ１と、ツェナーダイオードＤＺ
２と、抵抗ＲＡ〜ＲＧと、ダイオードＤＡ〜ＤＤと、Ｐ
ＮＰトランジスタＴｒ２と、ＮＰＮトランジスタＴｒ３
とにより構成されている。
回路構成図である。本実施例において、異常検出回路Ｉ
Ｊは、コンパレータＣＰ１と、ツェナーダイオードＤＺ
２と、抵抗ＲＡ〜ＲＧと、ダイオードＤＡ〜ＤＤと、Ｐ
ＮＰトランジスタＴｒ２と、ＮＰＮトランジスタＴｒ３
とにより構成されている。
【０００９】この異常検出回路ＩＪにおいては、定電圧
素子としてのツェナーダイオードＤＺ２のカソードを電
源供給ラインＬに接続し、アノードをダイオードＤＢ，
ＤＣ，抵抗ＲＡを介してグランドラインに接続してい
る。そして、ダイオードＤＣと抵抗ＲＡとの接続点へト
ランジスタＴｒ２のベースを接続し、トランジスタＴｒ
２のエミッタを抵抗ＲＢおよびダイオードＤＡを介して
負荷ＲＬとトランジスタＴｒ１との接続点へ接続してい
る。また、トランジスタＴｒ２のコレクタを抵抗ＲＣを
介してグランドラインへ接続している。
素子としてのツェナーダイオードＤＺ２のカソードを電
源供給ラインＬに接続し、アノードをダイオードＤＢ，
ＤＣ，抵抗ＲＡを介してグランドラインに接続してい
る。そして、ダイオードＤＣと抵抗ＲＡとの接続点へト
ランジスタＴｒ２のベースを接続し、トランジスタＴｒ
２のエミッタを抵抗ＲＢおよびダイオードＤＡを介して
負荷ＲＬとトランジスタＴｒ１との接続点へ接続してい
る。また、トランジスタＴｒ２のコレクタを抵抗ＲＣを
介してグランドラインへ接続している。
【００１０】一方、コンパレータＣＰ１への電源電圧
（ＤＣ．５Ｖ）を抵抗ＲＤとＲＥとで分圧し、抵抗ＲＤ
とＲＥとの接続点に生ずる電圧ＶＴＨを比較基準電圧と
してコンパレータＣＰ１の非反転入力へ与えている。そ
して、トランジスタＴｒ２のコレクタと抵抗ＲＣとの接
続点に生ずる電圧を検出電圧Ｖ２として、コンパレータ
ＣＰ１の反転入力へ与えている。
（ＤＣ．５Ｖ）を抵抗ＲＤとＲＥとで分圧し、抵抗ＲＤ
とＲＥとの接続点に生ずる電圧ＶＴＨを比較基準電圧と
してコンパレータＣＰ１の非反転入力へ与えている。そ
して、トランジスタＴｒ２のコレクタと抵抗ＲＣとの接
続点に生ずる電圧を検出電圧Ｖ２として、コンパレータ
ＣＰ１の反転入力へ与えている。
【００１１】なお、本実施例においては、コンパレータ
ＣＰ１の出力とグランドラインとの間にトランジスタＴ
ｒ３を接続し、このトランジスタＴｒ３のベースへダイ
オードＤＤ，抵抗ＲＦの経路で、トランジスタＴｒ１へ
の駆動信号ＩＮを分岐して与えるものとしている。
ＣＰ１の出力とグランドラインとの間にトランジスタＴ
ｒ３を接続し、このトランジスタＴｒ３のベースへダイ
オードＤＤ，抵抗ＲＦの経路で、トランジスタＴｒ１へ
の駆動信号ＩＮを分岐して与えるものとしている。
【００１２】この異常検出回路ＩＪによれば、オフ駆動
時に負荷ＲＬに所定値以上の電圧Ｖ４が生じると、コン
パレータＣＰ１より「Ｈ」レベルの異常検出信号が出力
される。
時に負荷ＲＬに所定値以上の電圧Ｖ４が生じると、コン
パレータＣＰ１より「Ｈ」レベルの異常検出信号が出力
される。
【００１３】すなわち、オフ駆動時にトランジスタＴｒ
１に漏れ電流が流れる場合（異常な場合）、検出電圧Ｖ
２が比較基準電圧ＶＴＨよりも低くなり（図２（ｃ）に
示すｔ１〜ｔ２点参照）、コンパレータＣＰ１より
「Ｈ」レベルの異常検出信号が出力される。これに対し
て、オフ駆動時にトランジスタＴｒ１に漏れ電流が流れ
ない場合（正常な場合）、検出電圧Ｖ２は比較基準電圧
ＶＴＨよりも高く（図３（ｃ）に示すｔ１〜ｔ２点参
照）、コンパレータＣＰ１からは「Ｈ」レベルの異常検
出信号は出力されない。
１に漏れ電流が流れる場合（異常な場合）、検出電圧Ｖ
２が比較基準電圧ＶＴＨよりも低くなり（図２（ｃ）に
示すｔ１〜ｔ２点参照）、コンパレータＣＰ１より
「Ｈ」レベルの異常検出信号が出力される。これに対し
て、オフ駆動時にトランジスタＴｒ１に漏れ電流が流れ
ない場合（正常な場合）、検出電圧Ｖ２は比較基準電圧
ＶＴＨよりも高く（図３（ｃ）に示すｔ１〜ｔ２点参
照）、コンパレータＣＰ１からは「Ｈ」レベルの異常検
出信号は出力されない。
【００１４】ここで、コンパレータＣＰ１へ与えられる
検出電圧Ｖ２について、考察してみる。図１に示した回
路において、ツェナーダイオードＤＺ２で降下する一定
電圧をＶＺ、ＰＮ接合による電圧降下をＶＤ、ダイオー
ドＤＡ，抵抗ＲＢを流れる電流をＩ１とすると、 ＶＺ＋２ＶＤ≒Ｖ４＋２ＶＤ＋ＲＢ・Ｉ１ ・・・（１） となり、 Ｉ１＝（ＶＺ−Ｖ４）／ＲＢ ・・・（２） として得られる。
検出電圧Ｖ２について、考察してみる。図１に示した回
路において、ツェナーダイオードＤＺ２で降下する一定
電圧をＶＺ、ＰＮ接合による電圧降下をＶＤ、ダイオー
ドＤＡ，抵抗ＲＢを流れる電流をＩ１とすると、 ＶＺ＋２ＶＤ≒Ｖ４＋２ＶＤ＋ＲＢ・Ｉ１ ・・・（１） となり、 Ｉ１＝（ＶＺ−Ｖ４）／ＲＢ ・・・（２） として得られる。
【００１５】一方、抵抗ＲＣを流れる電流をＩ２とし、
Ｉ２≒Ｉ１とした場合、 Ｖ２＝Ｉ２・ＲＣ≒Ｉ１・ＲＣ＝〔（ＶＺ−Ｖ４）／ＲＢ〕・ＲＣ ・・・（ ３） となる。
Ｉ２≒Ｉ１とした場合、 Ｖ２＝Ｉ２・ＲＣ≒Ｉ１・ＲＣ＝〔（ＶＺ−Ｖ４）／ＲＢ〕・ＲＣ ・・・（ ３） となる。
【００１６】すなわち、本実施例によれば、上記（３）
式で示されるように、検出電圧Ｖ２は、電源電圧Ｖ０の
影響を受けず、またＶＺの値を５〜６Ｖとすれば、ＲＢ
とＲＣとの比を２：１程度に設定することにより、Ｖ４
の値を大幅に縮小することなく、検出電圧Ｖ２に変換す
ることができる。
式で示されるように、検出電圧Ｖ２は、電源電圧Ｖ０の
影響を受けず、またＶＺの値を５〜６Ｖとすれば、ＲＢ
とＲＣとの比を２：１程度に設定することにより、Ｖ４
の値を大幅に縮小することなく、検出電圧Ｖ２に変換す
ることができる。
【００１７】したがって、本実施例の異常検出回路ＩＪ
によれば、従来の異常検出回路ＩＪ’に比較して、ノイ
ズ等の影響を受け難く、また分圧抵抗についても精度の
低いものを使用することができるようになる。
によれば、従来の異常検出回路ＩＪ’に比較して、ノイ
ズ等の影響を受け難く、また分圧抵抗についても精度の
低いものを使用することができるようになる。
【００１８】なお、トランジスタＴｒ１への駆動信号Ｉ
Ｎが「Ｈ」レベルである場合、トランジスタＴｒ１がオ
ンとされることにより、Ｖ４≒Ｖ０となって検出電圧Ｖ
２が比較基準電圧ＶＴＨよりも低下するが、「Ｈ」レベ
ルの駆動信号ＩＮがダイオードＤＤ，抵抗ＲＦの経路で
トランジスタＴｒ３のベースへ分岐して与えられるの
で、トランジスタＴｒ３がオンとなり、「Ｈ」レベルの
異常検出信号が出力されることはない（図２および図３
に示すｔ２〜ｔ３点参照）。
Ｎが「Ｈ」レベルである場合、トランジスタＴｒ１がオ
ンとされることにより、Ｖ４≒Ｖ０となって検出電圧Ｖ
２が比較基準電圧ＶＴＨよりも低下するが、「Ｈ」レベ
ルの駆動信号ＩＮがダイオードＤＤ，抵抗ＲＦの経路で
トランジスタＴｒ３のベースへ分岐して与えられるの
で、トランジスタＴｒ３がオンとなり、「Ｈ」レベルの
異常検出信号が出力されることはない（図２および図３
に示すｔ２〜ｔ３点参照）。
【００１９】また、上述した実施例においては、説明を
容易とするために駆動すべき負荷を１つとしたが、複数
の負荷を駆動する場合についても、本実施例と同様にし
て異常検出回路を構成することが可能である。
容易とするために駆動すべき負荷を１つとしたが、複数
の負荷を駆動する場合についても、本実施例と同様にし
て異常検出回路を構成することが可能である。
【００２０】図４は駆動すべき負荷をＲＬ１〜ＲＬ３の
３つとした場合の実施例である。この場合、各負荷（Ｒ
Ｌ１〜ＲＬ３）と各トランジスタ（Ｔｒ１-1〜Ｔｒ
１-3）のコレクタとの接続点とグランドラインとの間
に、ダイオード（ＤＡ-1〜ＤＡ-3）と抵抗（ＲＢ-1〜Ｒ
Ｂ-3）とトランジスタ（Ｔｒ２-1〜Ｔｒ２-3）と抵抗
（ＲＣ-1〜ＲＣ-3）との直列接続回路を接続する。そし
て、トランジスタＴｒ２-1〜Ｔｒ２-3のベースをダイオ
ードＤＣと抵抗ＲＡとの接続点へ接続し、トランジスタ
Ｔｒ２-1〜Ｔｒ２-3のコレクタと抵抗ＲＣ-1〜ＲＣ-3と
の接続点に生ずる電圧を検出電圧Ｖ２-1〜Ｖ２-3として
ダイオードＤＦ-1〜ＤＦ-3を介しコンパレータＣＰ１の
反転入力へ与える。また、トランジスタＴｒ３のベース
へ、ダイオードＤＤ-1〜ＤＤ-3を介し抵抗ＲＦの経路
で、トランジスタＴｒ１-1〜Ｔｒ１-3への駆動信号ＩＮ
-1〜ＩＮ-3を分岐して与える。
３つとした場合の実施例である。この場合、各負荷（Ｒ
Ｌ１〜ＲＬ３）と各トランジスタ（Ｔｒ１-1〜Ｔｒ
１-3）のコレクタとの接続点とグランドラインとの間
に、ダイオード（ＤＡ-1〜ＤＡ-3）と抵抗（ＲＢ-1〜Ｒ
Ｂ-3）とトランジスタ（Ｔｒ２-1〜Ｔｒ２-3）と抵抗
（ＲＣ-1〜ＲＣ-3）との直列接続回路を接続する。そし
て、トランジスタＴｒ２-1〜Ｔｒ２-3のベースをダイオ
ードＤＣと抵抗ＲＡとの接続点へ接続し、トランジスタ
Ｔｒ２-1〜Ｔｒ２-3のコレクタと抵抗ＲＣ-1〜ＲＣ-3と
の接続点に生ずる電圧を検出電圧Ｖ２-1〜Ｖ２-3として
ダイオードＤＦ-1〜ＤＦ-3を介しコンパレータＣＰ１の
反転入力へ与える。また、トランジスタＴｒ３のベース
へ、ダイオードＤＤ-1〜ＤＤ-3を介し抵抗ＲＦの経路
で、トランジスタＴｒ１-1〜Ｔｒ１-3への駆動信号ＩＮ
-1〜ＩＮ-3を分岐して与える。
【００２１】この場合、コンパレータＣＰ１へ与えられ
る検出電圧Ｖ２-1〜Ｖ２-3は、負荷ＲＬ１〜ＲＬ３での
電圧降下をＶ４-1〜Ｖ４-3とした場合、 Ｖ２-1＝〔（ＶＺ−Ｖ４-1）／ＲＢ-1〕・ＲＣ-1 Ｖ２-2＝〔（ＶＺ−Ｖ４-2）／ＲＢ-2〕・ＲＣ-2 Ｖ２-3＝〔（ＶＺ−Ｖ４-3）／ＲＢ-3〕・ＲＣ-3 となる。
る検出電圧Ｖ２-1〜Ｖ２-3は、負荷ＲＬ１〜ＲＬ３での
電圧降下をＶ４-1〜Ｖ４-3とした場合、 Ｖ２-1＝〔（ＶＺ−Ｖ４-1）／ＲＢ-1〕・ＲＣ-1 Ｖ２-2＝〔（ＶＺ−Ｖ４-2）／ＲＢ-2〕・ＲＣ-2 Ｖ２-3＝〔（ＶＺ−Ｖ４-3）／ＲＢ-3〕・ＲＣ-3 となる。
【００２２】図５はオフ駆動時にトランジスタＴｒ１-1
〜Ｔｒ１-3に漏れ電流が流れない場合（正常な場合）の
動作を示し、図６はオフ駆動時にトランジスタＴｒ１-1
〜Ｔｒ１-3に漏れ電流が流れる場合（異常な場合）の動
作を示す。
〜Ｔｒ１-3に漏れ電流が流れない場合（正常な場合）の
動作を示し、図６はオフ駆動時にトランジスタＴｒ１-1
〜Ｔｒ１-3に漏れ電流が流れる場合（異常な場合）の動
作を示す。
【００２３】正常時には、オフ駆動時のＶ４-1〜Ｖ４-3
はほゞ零であるので、検出電圧Ｖ２-1〜Ｖ２-3は比較基
準電圧ＶＴＨよりも高い。これに対して、異常時には、
オフ駆動時のＶ４-1〜Ｖ４-3が大きくなり、検出電圧Ｖ
２-1〜Ｖ２-3が比較基準電圧ＶＴＨよりも低くなり、コ
ンパレータＣＰ１より「Ｈ」レベルの異常検出信号が出
力される。
はほゞ零であるので、検出電圧Ｖ２-1〜Ｖ２-3は比較基
準電圧ＶＴＨよりも高い。これに対して、異常時には、
オフ駆動時のＶ４-1〜Ｖ４-3が大きくなり、検出電圧Ｖ
２-1〜Ｖ２-3が比較基準電圧ＶＴＨよりも低くなり、コ
ンパレータＣＰ１より「Ｈ」レベルの異常検出信号が出
力される。
【００２４】なお、上述した各実施例においては、負荷
とグランドラインとの間に接続されるスイッチング素子
をＮＰＮトランジスタとしたが、電界効果トランジスタ
等を使用したものであってもよい。
とグランドラインとの間に接続されるスイッチング素子
をＮＰＮトランジスタとしたが、電界効果トランジスタ
等を使用したものであってもよい。
【００２５】また、実施例で使用した各素子は、同等の
機能を有するものであれば、他の素子と置き換えてもよ
いことは言うまでもない。
機能を有するものであれば、他の素子と置き換えてもよ
いことは言うまでもない。
【００２６】
【発明の効果】以上説明したことから明らかなように本
発明によれば、第２のスイッチング素子と第３の抵抗と
の接続ラインに生ずる電圧を検出電圧Ｖ２とした場合、
定電圧素子での一定電圧をＶＺ，負荷に生ずる電圧をＶ
４，第２の抵抗をＲＢ，第３の抵抗をＲＣとしたとき、
Ｖ２＝〔（ＶＺ−Ｖ４）／ＲＢ〕・ＲＣなる式で表現し
得、Ｖ４の値を大幅に縮小することなく検出電圧Ｖ２に
変換することが可能となり、従来の異常検出回路に比較
して、ノイズ等の影響を受け難く、また分圧抵抗につい
ても精度の低いものを使用することができるようにな
る。
発明によれば、第２のスイッチング素子と第３の抵抗と
の接続ラインに生ずる電圧を検出電圧Ｖ２とした場合、
定電圧素子での一定電圧をＶＺ，負荷に生ずる電圧をＶ
４，第２の抵抗をＲＢ，第３の抵抗をＲＣとしたとき、
Ｖ２＝〔（ＶＺ−Ｖ４）／ＲＢ〕・ＲＣなる式で表現し
得、Ｖ４の値を大幅に縮小することなく検出電圧Ｖ２に
変換することが可能となり、従来の異常検出回路に比較
して、ノイズ等の影響を受け難く、また分圧抵抗につい
ても精度の低いものを使用することができるようにな
る。
【図１】本発明に係る異常検出回路の一実施例を示す回
路構成図。
路構成図。
【図２】この異常検出回路の動作（異常時）を説明する
ためのタイムチャート。
ためのタイムチャート。
【図３】この異常検出回路の動作（正常時）を説明する
ためのタイムチャート。
ためのタイムチャート。
【図４】駆動すべき負荷を３つとした場合に構成される
異常検出回路の一実施例を示す回路構成図。
異常検出回路の一実施例を示す回路構成図。
【図５】この異常検出回路の動作（正常時）を説明する
ためのタイムチャート。
ためのタイムチャート。
【図６】この異常検出回路の動作（異常時）を説明する
ためのタイムチャート。
ためのタイムチャート。
【図７】従来の異常検出回路を示す回路構成図。
【図８】この異常検出回路の動作（異常時）を説明する
ためのタイムチャート。
ためのタイムチャート。
【図９】この異常検出回路の動作（正常時）を説明する
ためのタイムチャート。
ためのタイムチャート。
ＲＬ 負荷Ｔｒ１ ＮＰＮトランジスタ（第１のス
イッチング素子） ＩＪ 異常検出回路 ＤＺ２ ツェナーダイオード ＲＡ 抵抗（第１の抵抗） ＲＢ 抵抗（第２の抵抗） ＲＣ 抵抗（第３の抵抗） Ｔｒ２ ＰＮＰトランジスタ（第２のスイッチング素
子） ＣＰ１ コンパレータ
イッチング素子） ＩＪ 異常検出回路 ＤＺ２ ツェナーダイオード ＲＡ 抵抗（第１の抵抗） ＲＢ 抵抗（第２の抵抗） ＲＣ 抵抗（第３の抵抗） Ｔｒ２ ＰＮＰトランジスタ（第２のスイッチング素
子） ＣＰ１ コンパレータ
Claims (1)
- 【請求項１】 その一端が電源供給ラインにその他端が
スイッチング素子を介してグランドラインに接続された
負荷へ前記スイッチング素子のオフ駆動時に印加される
異常電圧を検出する異常検出回路であって、 その一端が前記電源供給ラインにその他端が第１の抵抗
を介して前記グランドラインに接続された定電圧素子
と、 この定電圧素子と前記第１の抵抗との接続ラインにその
駆動電極が接続され、その被駆動電極の一方が第２の抵
抗を介して前記負荷と前記スイッチング素子との接続ラ
インへ接続され、前記被駆動電極の他方が第３の抵抗を
介して前記グランドラインへ接続された第２のスイッチ
ング素子とを備えたことを特徴とする異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10252792A JPH05284638A (ja) | 1992-03-30 | 1992-03-30 | 異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10252792A JPH05284638A (ja) | 1992-03-30 | 1992-03-30 | 異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05284638A true JPH05284638A (ja) | 1993-10-29 |
Family
ID=14329797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10252792A Pending JPH05284638A (ja) | 1992-03-30 | 1992-03-30 | 異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05284638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515501A (ja) * | 2005-11-07 | 2009-04-09 | ボッシュ レックスロート アクチエンゲゼルシャフト | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 |
-
1992
- 1992-03-30 JP JP10252792A patent/JPH05284638A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515501A (ja) * | 2005-11-07 | 2009-04-09 | ボッシュ レックスロート アクチエンゲゼルシャフト | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 |
| JP4903214B2 (ja) * | 2005-11-07 | 2012-03-28 | ボッシュ レックスロート アクチエンゲゼルシャフト | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580923A1 (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising errors amplifiers | |
| US4338646A (en) | Current limiting circuit | |
| JP3461563B2 (ja) | 電圧モニタ回路 | |
| US6072676A (en) | Protection circuit for an excitation current source | |
| KR100213845B1 (ko) | 집적 전원 공급 모니터회로 | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| JPH0666600B2 (ja) | 電流検出回路 | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| JPH05284638A (ja) | 異常検出回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| US4227227A (en) | Protective circuit for a power amplifier | |
| US3989997A (en) | Absolute-value circuit | |
| US5666076A (en) | Negative input voltage comparator | |
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| JPH0449585Y2 (ja) | ||
| JPH06245366A (ja) | 過電圧保護回路 | |
| JPS63305415A (ja) | カレント・ミラー回路配置 | |
| JP2822944B2 (ja) | パワアンプ回路 | |
| JP2578790B2 (ja) | 保護回路 | |
| JPH0513064Y2 (ja) | ||
| JPS6356564B2 (ja) | ||
| JPH061914B2 (ja) | レ−ザ駆動電流モニタ回路 | |
| JP3158449B2 (ja) | 電圧検出回路 | |
| KR950007500Y1 (ko) | 입력 주파수 변화에 따른 출력전압 검출회로 | |
| KR930003010Y1 (ko) | 바이어스 공급장치 |