JPS61137188A

JPS61137188A - 表示装置

Info

Publication number: JPS61137188A
Application number: JP59257649A
Authority: JP
Inventors: 雅章中野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-12-07
Filing date: 1984-12-07
Publication date: 1986-06-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、画像表示に際して、１画面の中であるブロ
ック単位に解像度と表示色数あるいは階調数の異なる画
面を同時に表示させる表示装置に関するものである。

〔従来の技術〕

第４図は例えばに＝３としたに枚の映像メモリを持ち、
２　色のカラー画像表示のできる従来の表示装置のブロ
ック図であシ、図において１００は本体、２００は表示
部である。本体１００は、赤色Ｒ用の映像メモリ１、緑
色Ｇ用の映像メモリ２、青色Ｂ用の映像メモリ３、及び
各映像メモリ１．２．３の読み出しアドレスを発生する
アドレス発生器４、読み出しクロック発生器４　ｃ、ク
ロック発生器６、同期信号発生器７、その他図示されな
いが中央処理装置ＣＰＵ、プログラムリードオンメモリ
ＲＯＭ、及びランダムアクセスメモリＲＡＭにより構成
されている。また、表示部２００は、増幅器９「、９ｇ
、９ｂ、偏向回路１０、ブラウン管ＣＲＴｌｌよシ構成
されている。

次に動作について説明する。第４図において、同期信号
発生器７はクロック発生器６が発生したクロックパルス
０によシ垂直同期信号Ｖ及び水平同期信号すを発生して
それぞれ偏向回路１０に入力する。偏向回路１０は該垂
直同期信号Ｖ、水平同期信号りによｆｉ、ＣＲＴｌｌの
電子ビームｅを水平同期信号りの周期で水平方向に垂直
同期信号Ｖの周期で垂直方向に偏向して表示画面を走査
し、垂直同期信号Ｖの周期でＣＲＴ’ｌｌの表示画面の
すべてを走査する。

また、ＣＲＴｌｉの電子ビームｅのスポットが表示画面
の左上に来た時に読み出しアドレス発生器４より出力さ
れる読み出しアドレスａの値はゼロにリセットされるの
で、映像メモリ１，２及び３のそれぞれＯ番地のデータ
が読み出され、それぞれのデータｄｒ　、ｄｇ、ｄｂに
出力される。さらに時間の経過に伴ない、電子ビームｅ
のスポットは右方向に走査され、読み出しクロック発生
器４ｃより読み出しパルスｒｅが発生し、読み出しアド
レスａの値は１つ増加され、その読み出しアドレスａに
よシデータｄｒ、ｄｇ、ｄｂが読み出される。このよう
にして電子ビームｅのスポットが一水平ラインの走査を
終えて右上に来るまでにｍ　−１個の読み出しパルス「
Ｃが発生し、０からｍ−１までのアドレスのデータｄｒ
、ｄｇ、ｄｂを出力し、電子ビームｅのスポットが次の
ラインの左端へ米た時に読み出しアドレスａは次の値を
示す。さらに０２４７分の走査が終わり、電子ビームｅ
のスポットが表示画面の右下よシ再びその左上へ移動し
た時に読み出しアドレスａの値は再びゼロとなる。以上
のようにして電子ビームｅの走査に伴ないスポットが表
示画面上の同一場所にある時の読み出しアドレスａが変
化してもデータ内容が変わらなければ、同じデータが読
み出される。

いま電子ビームｅのスポットがＰ点にある時に、各映像
メモリ１，２．３より読み出されたデータｄｒ。

ｄｇ、ｄｂはそれぞれ増幅器９ｒ、９ｇ、９ｂで増幅さ
れ、赤色、緑色、青色の電子ビームｅの各輝度を制御す
る。しかし、映像メモリ１，２．３のデータｄｒ、ｄｇ
、ｄｂは２値であるため、前記各色成分の輝度はレベル
の最大値又は最小値しか取シ得ず、Ｐ点に表示し得る色
は、第１表に示すように゛６映像メモリ１，２．３のデ
ータｄ　ｒ　、ｄｇ、ｄｂの組み合せによ９８色となる
。

第　　１　　表以上のように各映像メモＩＪ　１　、２　、３にデータ
ｄｒ、ｄｇ、ｄｂを書き込み、読み出し走査を繰シ返す
ととによ、９．ＣＲＴｌｉ上に１画素あたり８色、全表
示画面でｍｘｎ個の画素を表示することができる。

〔発明が解決しようとする問題点〕

従来の表示装置は以上のように構成されており、映像メ
モリが３枚である場合には、１画面の表示色数は８色で
あシ１文字や簡易図形を表示する際には十分使用できる
が、自然画に近いような、よシ多くの表現色が要求され
る画像は表示できないという問題点があり、また表現色
数を増加させるため、映像メモリの枚数ｋを増加させれ
ば、１画素あたシ２　色が表示できるが、ｋを大きくす
ればそれだけ総メモリ容葺が大きくなシ高価となシ。

一方線メモリ容量をそのままにしてｋを大きくすると、
表示色数の情報が増加するが表示画面の解像度に寄与す
る情報が少なくなるという問題点があった。

この発明は上記のような従来のものの問題点を解消する
ためになされたもので、総メモリ容量を増加させずに文
字を表示するブロックにはｋを小さくして、解像度を大
きくすることができ、自然画を表示するブロックには人
間の目が色に対する識別能力が低いという特性に基づき
、ｋを大きく。

解像度が小さくでき、表示画面に文字等の高解像度の画
像と自然画のような多色画像を同時に表示できる表示装
置を得ることを目的としている。

〔問題点を解決するための手段〕

この発明に係る表示装置は映像メモリのデータと、解像
度及び表示色数を定めるデータを記憶している解像度メ
モリのデータとによシ、変換メモリに予め記憶しである
表示用のデータを読み出すと共にその読み出しの周期を
制御するようにしたものである。

〔作　用〕

この発明における表示画面は、変換メモリのデータによ
シ、映像メモリのデータのみによυ定められる場合より
も解像度及び表示色数が共に増大され、自然画に近いも
のにさせる。

〔実施例〕

以下、この発明の実施例を図について説明する。

第１図において、１００は本体であり、構成及び動作に
ついては従来例と同じである。３００はデータ変換部、
２Ｏｒ　、２０ｇ　、２０ｂはシフトレジスタであシ、
映像メモリ１，２．３からビット直列のデータｄｒ、ｄ
ｇ、ｄｂをシリアル入力し、ビット並列のデータｄｒｏ
〜ｄｒ７を出力する。

２１　ｒ　、２１ｇ、２１　ｂはデータｃｌ　ｒ　Ｏ＝
ｄ　ｒ　７をラッチするデータラッチ、２２　ｒ　、２
２ｇ　、２２　ｂは変換メモリ、例えば変換リードオン
メモＩＪＲＯＭ。

２３ｒ　、２３ｇ　、２３ｂはディジタルアナログＶＡ
変換器、２４はラッチパルス発生器で、１＋１種類（こ
こでＦｉ、ｉ　＝　３とする）の周期のラッチパルスＬ
ＰＯ〜ＬＰ３を発生する。２５は解像度メモリであ凱全
表示画素ｍｘｎ画素を横に２　’ｘｉ画素、縦に３画素
のブロックに分割した時にｍ／（２’ｘ７）ｘｎ／Ｊワ
ードからなるメモリからなり、各ブロックに対応した解
像度情報が記憶される。２６はタイミングセレクタであ
シ、解像度メモリ２５より読み出されたデータｍｄに従
い、ラッチパルス発生器２４より出力されたラッチパル
スＬＰＯ〜ＬＰ３の１つを選択しデータラッチ２１ｒ、
２１ｇ、２１ｂにラッチパルスＬＰとして供給する。２
７は読み出しパルスｒａを入力した解像度メモリ読み出
し回路である。また２００は表示部であり、構成は第４
図に示した従来のものと同じである。

次に動作について説明する。第２図は第１図の主要部分
のタイムチャートを示すタイミング図であシ、図におい
て、ｄｒｏ〜ｄｒ７はシフトレジスタ２０Ｆからビット
並列に出力されるデータ、ＬＰＯ〜ＬＰ３は読み出しパ
ルスｒｏのそれぞれ８゜４．２．１倍の周期のラッチパ
ルスである。ｍｄは解像度メモリ２５のデータを表わす
。本実施例では、Ｊ＝Ｊ＝ｌの場合について説明するの
で、表示画素数の１×８画素が１ブロツクとなシ、読み
出しパルスｒｏの２’ｘｌ！＝８倍の周期でデータｍｄ
が更新される。また、データｍｄはｉ以下の０または正
の整数値、本実施例では０，１，２゜３の値をとシ得る
。また、７ｄはデータｄｒｏ〜ｄｒ７をラッチパルスＬ
Ｐ　（＝ＬＰＯ、ＬＰ　１　。

ＬＰ２又はＬＰ３）によシラッテするデータラッチ２１
ｒのデータを示し、変換ＲＯＭ　２３　ｒのアドレス入
力ＡＯ〜Ａ７に送られる。第２表は変換ＲＯＭ２２ｒの
データＯの内容を示す表である。

変換ＲＯＭ　２２　ｒはデータｌｄ　、ｍｄがそれツレ
アドレス人力ＡＯ〜Ａ７　、Ａ８　、Ａ９に入力された
時に第２表に示すような８ピツトのデータ０を読み出す
。第２表においてＸ印は１及び０値に無関係であること
を示す。例えば、ｍｄ＝３の時はアドレス入力Ａ７〜Ａ
１．の値に無関係にＡＯ＝０で、０−０、ＡＯ−１で、
０＝２５５　　となる。またｍ　ｄ　＝　２の時はアド
レス人力Ａ、０　、　Ａ　１のみによりデータＯは０．
８５．１７０．２５５の値となる。またｍ　ｄ　＝　１
の時はアドレス入力Ａ３〜ＡＯにより、またｍ　ｄ　＝
　Ｏの時はアドレス入力Ａ７〜ＡＯによシ第２表に示す
データ０が出力される。

第３図は、映像メモリ１のデータｄｒが８回読み出され
る間に解像度メモリ２５が１度読み出される時間的な対
応を示す対応図である。

第　　２　　表以下、第１図、第２図及び第３図について動作を説明す
る。ここでは、読み出しノくルスｒＱが１つ発生するご
とに映像メモリ１，２及び３からそれぞれデータｄｒ、
ｄｇ、ｄｂが読み出される。データｄｇ、ｄｂについて
も同様に動作するため以下、データｄｒについてのみ説
明する。映像メモリ１から読み出されたデータｄｒはシ
フトレジスタ２０ｒに読み出しパルス「Ｃにより順次シ
フト入力される。シフトレジスタ２Ｏｒはデータｄｒの
８ビツトをシフト入力した時刻ｔＯになると、８ビツト
のデータｄｒｏ　〜ｄｒ７（内容はＡ、Ｈ、本実施例で
は１ブロック−８画素である）がビット並列に出力され
る。この時に解像度メモリ２５よりデータｄ　ｒ　Ｏ＝
ｄ　ｒ　７に対応するブロックのデータｍｄ（＝ＢＯ）
が読み出され、タイミングセレクタ２６と変換ＲＯＭ２
２ｒのアドレス人力Ａ８゜Ａ９に供給される。データｍ
ｄはこのブロックの解像度及び表示色数を決定する。

例えば、ｍｄ　（ＢＯ＝Ｏ）の時、タイミングセレクタ
２６はラッチパルスＬＰＯを選択し、ラッチパルスＬＰ
とし、てデークラッチ２１ｒのラッチパルス入力に供給
する。時刻ｔ。に発生するラッチパルスＬＰによりデー
タｄ　ｒ　Ｏ〜ｄ　ｒ　７　（＝Ａ　〜Ｈ）は、次のラ
ンチパルスＬＰが時刻ｔ８ＶＣ発生するまで保持され、
変換ＲＯＭ２２ｒのアドレスＡ７〜ＡＯに入力される。

この時に変換ＲＯＭ２２ｒのアドレス人力Ａａ、Ａりに
はデータｍ　ｄ　（＝　Ｂ　Ｏ＝０）が入力されている
ので、第２表に示すように映像メモリ１のデータｄｒ（
＝Ａ−Ｈ）によって変換ＲＯＭ２２ｒのデータ０の内容
は０，１・・・・・・２５５の’２５６　種類の中の１
つとなる。

また、ｍｒ（ＢＯ＝３）の時はタイミングセレクタ２６
は時刻ｔ。、　１１．１２・・・ｔ７で発生するラッチ
パルスＬＰ３を選択し、これをラッチパルスＬＰとして
データラッチ２１ｒのラッチパルス入力に供給する。こ
のため、データラッチ２１ｒのデータ７ｄの内容は各時
刻ｔｏ−ｔ７でそれぞれＡ−Ｈ，Ｂ〜Ｉ。

Ｃ，Ｊ、、、、Ｈ，Ｏの値をとり、変換ＲＯＭ　２２　
ｒのアドレス入力Ａ７〜ＡＱに入力される。この時のア
ドレス人力Ａａ　、　Ａ９にはデータｍｄ（二Ｂ０−３
）が入力されているので、第２表に示すように、変換Ｒ
ＯＭ２２ｒはアドレス入力Ａ７〜Ａ１の値と無関係とな
り、アドレス人力ＡＯのみによシ定められるＯ又は２５
５の値のデータＯを出力する。つまり時刻ｔｏ、ｊｊ　
＋　ｔ２・・・・・・ｔ７にそれぞれデータｍｄの内容
Ａ、Ｂ、・・・Ｈに従って０又は２５５を出力する。

また、ｍｒ（ＢＯ＝２）の時は、タイミングセレクタ２
６はラッチパルスＬＰ２を選択し、時刻ｔｏ、　ｔ２　
、　ｔａ　、七６でデータＪｄの内容は（ＡＩ　’Ｔ３
）ｌ（Ｃ２Ｄ）、（Ｅ　、　Ｆ）　、（Ｇ　、　Ｈ）の
組み合わせとなり、０，８５゜１７０．２５５の中の１
つとなる。またｍｒ（ＢＯ＝１）の時は、タイミングセ
レクタ２６はラツチノくルスＬＰＩを選択し、時刻ｔ。

、ｔ４でデータｍｄの内容は（Ａ、Ｂ、Ｃ，Ｄ）、（Ｅ
、Ｆ、Ｇ、Ｈ）の組み合せとなり、０，１７．３４〜２
５５の１６種類の中の１つとなる。変換ＲＯＭ２２ｒの
データ０はＤ／Ａ　＝ｃ換器２３ｒを介して増幅器９ｒ
に入力され、赤色の電子ビームｅを制御し、ＣＲＴｌｌ
の赤色の輝度を制御する。

以上と同様の動作でＧ用の映像メモリ２のデータｄｇに
より緑色の電子ビームｅを制御し、Ｂ用の映像メモリ３
のデータｄｂにより青色の電子ビームｅを制御する。

以上のようにして解像度メモリ２５の値により１ブロツ
クの解像度と表示色数を１画素で２　色、２画素で２１
２色、４画素で２６色、または８画素で２　色とブロッ
ク単位で任意に指定できる。

なお、上記実施例ではシフトレジスタ２０ｒ。

２０ｇ　、２０ｂのパラレル出力幅を２’（ｉ　＝３）
とし、ラッチパルス発生器２４よシ発生するラッチパル
スＬＰＯ、ＬＰ　１　、ＬＰ２　、ＬＰ３の１つを読み
出しパルスｒｏの周期の２．２　、・・・・・・２１（
ｉ＝３）倍のｉ　−１−１種類とし、また１ブロツクを
読み出しパルスｒＯを２’（ｉ＝３）回発生するとした
が、シフトレジスタ２Ｏｒ　、２０ｇ　、２０ｂのパラ
レル出力は任意の整数値Ｘでよく、ラッチパルス発生器
２４より発生するラッチパルスＬＰＱ、ＬＰ１等の種類
も読み出しパルスｒｅの任意の整数ｙ。＋７４＋７２＋
・・・、又はｙｎ（≦Ｘ）倍のものでよい。ただし、そ
の時は１ブロツクの水平力向は整数７．＋ｙ１＋ｙ２＋
・・・、ｙ　の最小公倍数をＭとすると、ｓｅＭ個（た
だし、Ｓは整数）の読み出しクロックで読み出される画
素数としても上記実施例と同様の効果を奏する。

〔発明の効果〕以上のように、この発明によれば、従来の表示装置のメ
モリ部と表示部の間に簡単なデータ変換回路を付加し、
表示画面を複数ブロックに分割することにより、ブロッ
ク単位で解像度と１画素の深さ方向の情報量とを決める
ことができ５画像メモリ容量を増加させることなく、解
像度の高い文字と多色表現された画像とを同時に表示で
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一笑流側による表示装置のブロック
図、第２図は第１図に示す表示装置の動作を示すタイミ
ング図、第３図は第１図に示す映像メモリ及び解像度メ
モリのデータの対応図、第４図は従来の表示装置のブロ
ック図である。１．２．３は映像メモリ、２０　ｂ　、２０ｇ、２Ｏｒ
はシフトレジスタ、２１ｂ、２１ｇ、２１ｒはデータラ
ッチ、２２ｂ　、２２ｇ　、２２ｒは変換ＲＯＭｔ２５
は解像度メモリである。なお、図中同一符号は同一部分を示す。特許出願人　　三菱電機株式会社（外２名）−゛「−−−−−−−一−−−−−−−−−−−１手続補正
書（自発）８□１６％５・−イ　ヨ

Claims

【特許請求の範囲】

複数色の各表示データを個別的に記憶する映像メモリと
、上記映像メモリから読み出されたビット直列のデータ
を上記映像メモリの読み出しに同期してビット並列のデ
ータに変換するシフトレジスタと、複数のブロックに分
割された表示領域毎に解像度及び表示色数を定めるデー
タを記憶した解像度メモリと、上記シフトレジスタから
出力されるデータを上記解像度メモリのデータの内容に
よつて定められる周期によりラッチするデータラッチと
、上記データラッチ及び上記解像度メモリのデータによ
つて表示すべきデータを読み出す変換メモリとを備えた
表示装置。