JPS61136250A - 厚膜ハイブリツドｉｃ基板への端子固着法 - Google Patents
厚膜ハイブリツドｉｃ基板への端子固着法Info
- Publication number
- JPS61136250A JPS61136250A JP25881184A JP25881184A JPS61136250A JP S61136250 A JPS61136250 A JP S61136250A JP 25881184 A JP25881184 A JP 25881184A JP 25881184 A JP25881184 A JP 25881184A JP S61136250 A JPS61136250 A JP S61136250A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- substrate
- thick film
- parts
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 238000005476 soldering Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000013011 mating Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract 4
- 238000010168 coupling process Methods 0.000 abstract 4
- 238000005859 coupling reaction Methods 0.000 abstract 4
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 241000208140 Acer Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、特にアルミニウム製の厚膜ハイブリットＩＣ
基板へ１乃至複数個の端子を固着に有利な厚膜ハイブリ
ットｒｃ基板への端子固着法に関するものである。
基板へ１乃至複数個の端子を固着に有利な厚膜ハイブリ
ットｒｃ基板への端子固着法に関するものである。
従来のこの種の端子固着法としては、例えば第７図及び
第８図に示す端子、あるいは第９図に示す端子を用いて
いる。即ち第７図及び第８図に示す端子構造は、端子１
の一端部に、基板２を挟持する一対の挟持片３ｍ、３ｂ
を一体形成したものであって、この一対の挟持片３ｍ、
３ｂを基板２の辺縁部にさし込み、次いでこの挟持片３
ｍ。
第８図に示す端子、あるいは第９図に示す端子を用いて
いる。即ち第７図及び第８図に示す端子構造は、端子１
の一端部に、基板２を挟持する一対の挟持片３ｍ、３ｂ
を一体形成したものであって、この一対の挟持片３ｍ、
３ｂを基板２の辺縁部にさし込み、次いでこの挟持片３
ｍ。
３ｂと基板２の回路パターン（図示せず）とを自動半田
付は手段によシ、端子１を基板２に固着するものである
。また第９図に示す端子構造は、側面路り字状に形成し
て、その下端部を半田付部４に形成してなる端子５でお
って、前記半田付部４を、基板２上の回路パターン上に
位置させて手作業で半田付けするものである。
付は手段によシ、端子１を基板２に固着するものである
。また第９図に示す端子構造は、側面路り字状に形成し
て、その下端部を半田付部４に形成してなる端子５でお
って、前記半田付部４を、基板２上の回路パターン上に
位置させて手作業で半田付けするものである。
しかしながら、上記した前者のＩＣ基板への端子固着法
にあっては、端子１をＩＣ基板２へ挟持せしめる構造で
あるから、多数の端子１をＺＣ基板２へ半田付けする作
業が、自動化できる利点があるが、その反面、厚膜ハイ
ブリットＩＣ基板がアルミニウム製の基板からなるとき
は、その裏面全体にアルミニウムが露出しているために
、これらＩＣ基板２に上記構造の端子ｌを挟持させたと
き、各端子１がアルミニウム製基楓に導通されてしまう
ことになって端子１を固着することができないという問
題点があった。
にあっては、端子１をＩＣ基板２へ挟持せしめる構造で
あるから、多数の端子１をＺＣ基板２へ半田付けする作
業が、自動化できる利点があるが、その反面、厚膜ハイ
ブリットＩＣ基板がアルミニウム製の基板からなるとき
は、その裏面全体にアルミニウムが露出しているために
、これらＩＣ基板２に上記構造の端子ｌを挟持させたと
き、各端子１がアルミニウム製基楓に導通されてしまう
ことになって端子１を固着することができないという問
題点があった。
また後者のＩＣ基板への端子固着法では、−個ずつの端
子５を手作業で半田付けしなければならないことから、
その端子ｌの取付作業に多大なる工数がかかシ、作業性
が悪いという問題点があった。
子５を手作業で半田付けしなければならないことから、
その端子ｌの取付作業に多大なる工数がかかシ、作業性
が悪いという問題点があった。
本発明は、このような従来の問題点に着目してなされた
もので、端子の両側部に、基板仮挟持部を一体形成し、
この基板仮挟持部に二って、前記端子を、基板の所定位
置に位置決めし、しかる後、この端子を基板上へ半田付
けした後、前記の基板仮挟持部を端子よシ切断排除する
ことによシ、従来の問題点を解消することができる厚膜
ハイブリットＩＣ基板への端子固着法を提供することを
目的とするものでおる。
もので、端子の両側部に、基板仮挟持部を一体形成し、
この基板仮挟持部に二って、前記端子を、基板の所定位
置に位置決めし、しかる後、この端子を基板上へ半田付
けした後、前記の基板仮挟持部を端子よシ切断排除する
ことによシ、従来の問題点を解消することができる厚膜
ハイブリットＩＣ基板への端子固着法を提供することを
目的とするものでおる。
以下に本発明の実施例を第１図乃至第６図に示す実施例
に基いて詳細に説明する。
に基いて詳細に説明する。
先ず本実施例の端子体構造を第１図に基いて説明すると
、ｌＯはその端子体でありて、該端子体１０は、複数（
本実施例では３本）の端子１１が連結部１２を介して一
体的に連結整列されておムさらにこれら端子群の両側部
には、連結部１２′を介して仮挟持部１３が一体形成さ
れているものである。前記各端子１１の下端部には、Ｌ
字状に折曲された半田付は部１４ｍが、またその上端部
には図示しない相手端子との接続部１４ｂが形成され、
また各仮挟持部１３には、半田付は部１４ｍと同方向に
延出される上下一対の挟持片１５＆ 。
、ｌＯはその端子体でありて、該端子体１０は、複数（
本実施例では３本）の端子１１が連結部１２を介して一
体的に連結整列されておムさらにこれら端子群の両側部
には、連結部１２′を介して仮挟持部１３が一体形成さ
れているものである。前記各端子１１の下端部には、Ｌ
字状に折曲された半田付は部１４ｍが、またその上端部
には図示しない相手端子との接続部１４ｂが形成され、
また各仮挟持部１３には、半田付は部１４ｍと同方向に
延出される上下一対の挟持片１５＆ 。
１５ｂが一体形成されているものである。
以上が本実施例よシなる端子体１０の構造であるが、こ
の電子体１０は周知の板金打抜き加工によシ量産するこ
とができ、また連接する端子１１の数はｌ乃至多数個を
必要に応じて任意に設定することができる。
の電子体１０は周知の板金打抜き加工によシ量産するこ
とができ、また連接する端子１１の数はｌ乃至多数個を
必要に応じて任意に設定することができる。
次にかかる構造の端子体１ｏを、厚膜ハイブリットＩＣ
基板１６に取付ける手順について説明すると、先ず、端
子体ｌＯに形成されている両側板挟持部１３の挟持片１
５ｍ、１５ｂで厚膜ハイブリットＩＣ基板１６を挟持さ
せ、各端子１１の半田付は部１４ｍを、ＩＣ基板１６に
形成されている回路・母ターン１７上に位置せしめる（
第２図及び第４図参照）。次に、回路パターン１７上に
位置されている各端子１１の半田付は部１４ｍと回路パ
ターン１７とを自動半田付は機により半田付け１８を行
なう（第３図参照）。この半田付けが完了された後、第
５図に示すように、各端子１１を連結している連結部１
２及び端子１１と仮挟持部１３を連結している連結部１
２をカッティングし、さらにその両側の仮挟持部１３を
厚膜ハイブリットＩＣ基板より取シ除けば、＃！６図に
示す、如く回路パターン１７上に半田付けされた端子１
１のみが残シ、目的とする端子の固着が完了されるもの
である。
基板１６に取付ける手順について説明すると、先ず、端
子体ｌＯに形成されている両側板挟持部１３の挟持片１
５ｍ、１５ｂで厚膜ハイブリットＩＣ基板１６を挟持さ
せ、各端子１１の半田付は部１４ｍを、ＩＣ基板１６に
形成されている回路・母ターン１７上に位置せしめる（
第２図及び第４図参照）。次に、回路パターン１７上に
位置されている各端子１１の半田付は部１４ｍと回路パ
ターン１７とを自動半田付は機により半田付け１８を行
なう（第３図参照）。この半田付けが完了された後、第
５図に示すように、各端子１１を連結している連結部１
２及び端子１１と仮挟持部１３を連結している連結部１
２をカッティングし、さらにその両側の仮挟持部１３を
厚膜ハイブリットＩＣ基板より取シ除けば、＃！６図に
示す、如く回路パターン１７上に半田付けされた端子１
１のみが残シ、目的とする端子の固着が完了されるもの
である。
従ってこの実施例の端子固着方法によれば、仮保持部１
３を利用して多数個の端子を、ＩＣ基板１６の回路パタ
ーン１７上に位置決めすることが確実になされ、しかも
その回路パターン１７上に位置されている多数の端子を
、自動半田付は装置を用いて半田付けすることができる
ので、半田付けの自動化が達成でき、製産性を向上せし
めることができる。またＩＣ基板１６ｔ−挟持する仮挟
持部１３は、端子の半田付は後に排除するものであるか
ら、アルミニウム基板を使用している厚膜ハイブリット
ＩＣ基板への端子接続が可能となる等の効果がある。
３を利用して多数個の端子を、ＩＣ基板１６の回路パタ
ーン１７上に位置決めすることが確実になされ、しかも
その回路パターン１７上に位置されている多数の端子を
、自動半田付は装置を用いて半田付けすることができる
ので、半田付けの自動化が達成でき、製産性を向上せし
めることができる。またＩＣ基板１６ｔ−挟持する仮挟
持部１３は、端子の半田付は後に排除するものであるか
ら、アルミニウム基板を使用している厚膜ハイブリット
ＩＣ基板への端子接続が可能となる等の効果がある。
〔発明の概要〕
以上のように本発明は、厚膜ハイブリットＩＣ基板１６
に半田付けされる半田付は部１４ａが一端に形成され、
他端に相手端子との接続部１４ｂが設けられた端子１１
の両側に仮挟持部１３ｔ−一体に設けて端子体１０を形
成し、該仮挟持部１３によって、前記厚膜ハイブリット
ＩＣ基板１６に前記端、子体１０を仮保持させて前記半
田付は部１４ｍを前記厚膜ハイブリットＩＣ基板１６に
半田付けし、該半田付け、後に、前記端子体１０から仮
挟持部１３を切断分離して端子１１に形成することを特
徴とする厚膜ハイブリットＩＣへの端子固着法である。
に半田付けされる半田付は部１４ａが一端に形成され、
他端に相手端子との接続部１４ｂが設けられた端子１１
の両側に仮挟持部１３ｔ−一体に設けて端子体１０を形
成し、該仮挟持部１３によって、前記厚膜ハイブリット
ＩＣ基板１６に前記端、子体１０を仮保持させて前記半
田付は部１４ｍを前記厚膜ハイブリットＩＣ基板１６に
半田付けし、該半田付け、後に、前記端子体１０から仮
挟持部１３を切断分離して端子１１に形成することを特
徴とする厚膜ハイブリットＩＣへの端子固着法である。
従って、この端子固着法によれば、端子をＩＣ基板の回
路ノ９ター／１７上に位置決めすることが確実になされ
、しかもその回路パターン１７上に位置されている端子
を、自動半田付けすることができるので、半田付けの自
動化が達成でき、これによって製産性を向上せしめるこ
とができる効果がある。さらに本発明においては端子を
半田付けした後、この端子をＩＣ基板へ位置せしめてい
た仮挟持部１３ｔ−１ＩＣ基板より排除するものである
から、アルミニウム基板を使用している厚膜ハイブリッ
トＩＣ基板への端子接続が可能となる効果もある。
路ノ９ター／１７上に位置決めすることが確実になされ
、しかもその回路パターン１７上に位置されている端子
を、自動半田付けすることができるので、半田付けの自
動化が達成でき、これによって製産性を向上せしめるこ
とができる効果がある。さらに本発明においては端子を
半田付けした後、この端子をＩＣ基板へ位置せしめてい
た仮挟持部１３ｔ−１ＩＣ基板より排除するものである
から、アルミニウム基板を使用している厚膜ハイブリッ
トＩＣ基板への端子接続が可能となる効果もある。
第１図は本発明を実施するに使用する端子体の斜視図、
第２図はその端子体を基板へ仮保持させた斜視図、第３
図は端子を回路パターンに半田付けした状態の斜視図、
第４図は第２図の側面図、第５図は上記端子体切断部の
説明図、第６図は端子取付は完成品の斜視図、第８図は
従来の使用端子を示した斜視図、第７図はその端子を基
板に取付けた状態の側面図、第９図は従来の他の端子を
示した斜視図である。
第２図はその端子体を基板へ仮保持させた斜視図、第３
図は端子を回路パターンに半田付けした状態の斜視図、
第４図は第２図の側面図、第５図は上記端子体切断部の
説明図、第６図は端子取付は完成品の斜視図、第８図は
従来の使用端子を示した斜視図、第７図はその端子を基
板に取付けた状態の側面図、第９図は従来の他の端子を
示した斜視図である。
Claims (1)
- 厚膜ハイブリットＩＣ基板（１６）に半田付けされる
半田付け部（１４ａ）が一端に形成され、他端に相手端
子との接続部（１４ｂ）が設けられた端子（１１）の両
側に仮挟持部（１３）を一体に設けて端子体（１０）を
形成し、該仮挟持部（１３）によって、前記厚膜ハイブ
リットＩＣ基板（１６）に前記端子体（１０）を仮保持
させて前記半田付け部（１４ａ）を前記厚膜ハイブリッ
トＩＣ基板（１６）に半田付けし、該半田付け後に、前
記端子体（１０）から仮挟持部（１３）を切断分離して
端子（１１）に形成することを特徴とする厚膜ハイブリ
ットＩＣへの端子固着法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25881184A JPS61136250A (ja) | 1984-12-07 | 1984-12-07 | 厚膜ハイブリツドｉｃ基板への端子固着法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25881184A JPS61136250A (ja) | 1984-12-07 | 1984-12-07 | 厚膜ハイブリツドｉｃ基板への端子固着法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61136250A true JPS61136250A (ja) | 1986-06-24 |
Family
ID=17325370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25881184A Pending JPS61136250A (ja) | 1984-12-07 | 1984-12-07 | 厚膜ハイブリツドｉｃ基板への端子固着法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61136250A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113474B2 (ja) * | 1976-12-10 | 1986-04-14 | Eisai Co Ltd |
-
1984
- 1984-12-07 JP JP25881184A patent/JPS61136250A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113474B2 (ja) * | 1976-12-10 | 1986-04-14 | Eisai Co Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1165460A (en) | Method for fabricating a light emitting diode display socket | |
| JPS61136250A (ja) | 厚膜ハイブリツドｉｃ基板への端子固着法 | |
| JPH0342692Y2 (ja) | ||
| JPH01189992A (ja) | プリント基板実装方法 | |
| JP2731584B2 (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JP2542125Y2 (ja) | 分割回路基板 | |
| JPH0521926A (ja) | 印刷回路基板の接続法 | |
| JP3040682U (ja) | プリント回路 | |
| JPH01204381A (ja) | リード端子の半田付け方法およびリードフレーム | |
| JPS6259461B2 (ja) | ||
| JPH073646Y2 (ja) | 半導体装置の構造 | |
| JPH07297452A (ja) | 基板装着部品の基板への仮止構造、および基板装着部品の基板への仮止方法 | |
| JPS63204696A (ja) | 可撓性プリント基板への部品ハンダ付け実装法 | |
| JPH067265U (ja) | プリント基板装置 | |
| JPH01145892A (ja) | フレキシブルプリント基板 | |
| JPS62177995A (ja) | 小型電気部品のプリント基板への取付方法 | |
| JPS63178553A (ja) | 回路素子モジユ−ル | |
| JPH0470777B2 (ja) | ||
| JPS61267335A (ja) | 回路間の接続方法および該回路間の接続方法に使用する導電シ−ト | |
| JPS6291000A (ja) | プリント基板の製造方法 | |
| JPS5937600B2 (ja) | 印刷配線用原板 | |
| JPS6119025A (ja) | ヒユ−ズの製造方法 | |
| JPS62232876A (ja) | プリント基板配線方法 | |
| JPS5948979A (ja) | プリント基板接続装置 | |
| JPH0377341A (ja) | フラットタイプ半導体装置用テストカード装置 |