JPS61135130A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61135130A
JPS61135130A JP25649584A JP25649584A JPS61135130A JP S61135130 A JPS61135130 A JP S61135130A JP 25649584 A JP25649584 A JP 25649584A JP 25649584 A JP25649584 A JP 25649584A JP S61135130 A JPS61135130 A JP S61135130A
Authority
JP
Japan
Prior art keywords
layer
elements
substrate
gold
eutectic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25649584A
Other languages
English (en)
Inventor
Masaru Ishibashi
勝 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25649584A priority Critical patent/JPS61135130A/ja
Publication of JPS61135130A publication Critical patent/JPS61135130A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体基板に良熱伝導金属を一体化した、い
わゆるプレーデッドヒートシンク構造（Ｐ　ＨＳ構造と
略称）に形成された半導体素子のマウントを改良した高
周波半導体装置の製造方法に関する。
〔発明の技術的背景とその問題点〕
近年、高周波半導体装置の高出力化はめざましく、−例
のシリコンバイポーラトランジスタにあってはベース幅
の減少、エミッタ抵抗の最適化など能動領域の改良と、
さらに、熱抵抗の低減等により高出力化が図られている
。熱抵抗の低減には能動領域の分割等の方法が用いられ
ているが、近年はさらにＰＨ５構造も採用されつつある
。ＰＨ５ｇ造は薄い半導体基板の電極配線の設けられて
ない主面（以降裏面と称する）に良熱伝導金属層を形成
するために、半導体基板がすべてシリコンの場合に比べ
、熱抵抗の低減に有効であると考えられる。
従来、上記Ｐ、Ｈ８構造のシリコンバイポーラトランジ
スタの半導体素子の製造と外囲器へのマウント工程を第
２図によって説明する。
板厚が約３００μｍのシリコン基板（１０１）の表面に
熱酸化膜形成、イオン注入等によってベースおよびエミ
ッタの能動領域（１０２）が形成され、さらに素子に分
離させるためのダイシングライン（１０３）が設けられ
る（図（ａ））。
次に、上記シリコン基板（１０１）　（以降基板と略称
）の表面（電極配線形成側主面）を下にして例えばエレ
クトロワックス等の可溶性樹脂ＪＷ　（１００）で石英
等の支持台（１０４）に固着させる。なお、この支持台
への固着は、次に施されるラッピング、ケミカルエツチ
ング、真空蒸着等の工程に備えて基板が支持台に精密に
平行であること、可溶性樹脂層中に空隙が存在しないこ
と、蒸着時の温度上昇に充分に耐えつる同樹脂を選定す
ることを特に注意する必要がある１次いでラッピングパ
ウダの８１０００を用いて基板の板厚を１００μｍ程度
にラッピングしたのち、弗酸と硝酸からなるエツチング
液によって板厚を３０μｍ程度にエツチングする（図（
ｂ））。
次に、上記基板（１０１）の裏面の全面に電子ビーム蒸
着装置によってＴｉ（２０００人）、　Ｐｔ（１０００
人）、Ａｕ（５０００人）の蒸着層（１０５）を形成し
、さらに、めっき液、例えばテンペレックス６０１Ａ（
商品名）によってＡｕ厚めつき層（１０６）を３０μ厘
程度形成してＰＨ５構造が得られる（図（Ｃ））。
次に、上記支持台（１０４）をシリコン基板（１０１）
の裏面にかえ、露出した表面からダイシングライン（１
０３）に沿いブレードダイサ等を用いて切断し。
各半導体素子（遅Ｕ、遅Ｊ・・・）（以降素子と略称）
に分離する（図（ｄ））。
次に、可溶性樹脂層（１００）を例えばトリクレン等の
有機溶剤で溶除すれば各素子（Ｍμ、１０７−）は支持
台から離れて個々の素子となる（図（ｅ））。
次に、上記素子（遅ユ）はそのＡｕ厚めつき層（１０６
）を外囲器（１０８）のマウントベッド（１０８ａ）に
はんだ層（１０９）でマウントされて半導体装置が得ら
れる（＠（ｆ））。
叙上の従来の技術によると、素子の発熱がはんだ層を経
て外囲器に導出されるが、はんだの熱伝導率は良熱伝導
金属に比べて大きく、また、この方法によるとはんだ層
厚が大に形成されるので熱抵抗は大きい、また、はんだ
層厚が不均一になり熱抵抗にばらつきを生じやすい、さ
らにはんだ層内部に空隙ができ、これも熱抵抗を増大さ
せる要因になっている。
以上述べたように、はんだ層を用いた組立工程において
は、上述の種々の要因によりＰＨ５構造の熱抵抗の低減
の効果が十分には得られていない上に熱抵抗が増大する
場合がある。
〔発明の目的〕
この発明は上記の欠点を除去するもので、外囲器に素子
をマウントする工程を改良し、熱抵抗の増大を防止して
ＰＨＳ構造の特徴を充分活かし、熱抵抗のばらつきなく
工程歩留を向上できる半導体装置の製造方法を提供する
。
〔発明の概要〕
この発明のかかる半導体装置の製造方法は、一方の主面
に電極配線が形成された半導体基板の他方の主面から薄
くする工程と、前記他方の主面に良熱伝導金属層を厚く
形成する工程と、前記金属層に障壁金属層を介して、半
導体薄層を被着する工程と、前記半導体基板を素子に分
離する工程と、該素子がマウントされる外囲器内に予め
設けられ前記被着半導体薄層に対する共晶形成部材層に
該素子を共晶マウントする工程を含むことを特徴とする
。
〔発明の実施例〕
以下に本発明の一つの実施例をシリコンバイポーラトラ
ンジスタの製造方法について第１図を参照して説明する
６なお、この実施例の製造工程は第２図（ａン〜（ｃ）
によって説明した、すなわち、ＰＨ５構造のＡｕ厚めつ
き層（１０５）の形成までは従来と変わらないので説明
を省略し、その後の工程につき説明する。
金厚めつき層（１０６）上にバリアメタルとしてのｐｔ
層を１０００人に、またシリコンとの密着を良くするた
めのＴｉ層を１０００人に夫々蒸着して蒸着Ｎ（１）を
形成したのち、さらに真空蒸着によりシリコン薄層（２
）を４μｍ程度形成する（図（ａ））。
次に、基板の電極配線側の直を上にして支持台（３）に
可溶性樹脂層（１００）を用いて固着する。上記支持台
は他のシリコン基板を用いるとよい。次にブレードダイ
サによってダイシングライン（図（ａ）における（１０
３）に沿って切断する（図（ｂ））。
次に、可溶性樹脂層（１００）をトリクレン等の溶剤で
溶除し、各素子（図（ｂ）における（４．４・））は支
持台（３）から離れて個々の素子となる。上述の如く形
成された素子（りは、ベース・エミッタ領域等を含む能
動領域（１０２）を有する厚さ約３０μｍの基板（Ｌｏ
ｔ）の裏面にＰＨ８構造を構成する約３０μｍの金厚め
っきＪ５　（１０６）、いずれも約１０００八属のｐｔ
層とＴｉ層とからなる蒸着層（１）、さらに約４μｍ厚
のシリコン薄層（２）を上記の順に形成されたものであ
る（図（Ｃ））。
次に、上記素子の外囲器への組立は外囲器（１０ｇ）を
４００℃程度に熱して素子を構成している約４μｍ厚の
シリコン薄膜層（２）と外囲器（ｔＯＳ）のマウント部
分にメタライズされた厚さ４〜５μ門程度の金層（１０
８ａ）によってＡｕ−５ｉの共晶マウント（２８）によ
りマウントする（図（ｄ））。
引き続き前記素子のポンディングパッドと外囲器の端子
（図示省略）にボンディングを施して半導体装置ができ
る。
上記製造方法によれば、上記従来例における厚く形成さ
れるはんだ層による熱抵抗の増大、さらに厚さが不均一
となり、あるいは空隙ができることによる熱抵抗のばら
つき等の欠点が改善される。
すなわち、Ａｕ−５ｉ共晶部は極めて薄膜に形成される
ので厚さのばらつきがなく空隙を生じない。したがって
熱抵抗はばらつきなく低減される。
上記実施例において、シリコン薄膜層（２）の上にさら
に真空蒸着によりＴｉ（２００人）、　Ａｕ（６０００
人）層を形成してもよい。このようにすればシリコン薄
膜層（２）が自然酸化されるのが防止でき、＾ｕ−３ｉ
共晶層が安定に形成できる利点がある。
〔発明の効果〕
以上述べたようにこの発明によれば、Ａｕ−８ｉ共晶マ
ウントを用いて共晶部がきわめて薄層であるので厚さの
ばらつきがなく、空隙ができない。従ってＰＨ５構造に
よる熱抵抗の低減が十分に活がされる。さらに、マウン
ト性も向上する。
この結果、熱抵抗が低減されたＰＨ３構造のシリコンバ
イポーラトランジスタが歩留よく製造組立ができ高出力
化を図ることができる。
以上、本発明の詳細においてはシリコンバイポーラトラ
ンジスタの製造方法について説明したが。
これに限定されるものでなく、ＧａＡｓ　Ｆ　Ｅ　Ｔに
おいても適用でき、同様の効果が期待できることは明ら
かである。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は第２図（ａ）〜（Ｃ）とともに
この発明の一実施例のシリコンバイポーラトランジスタ
の製造方法を工程順に示すいずれも断面図、第２図（ａ
）〜（ｆ）は従来の製造方法を工程順に示すいずれも断
面図である。

Claims (1)

    【特許請求の範囲】
  1. 　一方の主面に電極配線が形成された半導体基板の他方
    の主面から薄くする工程と、前記他方の主面に良熱伝導
    金属層を厚く形成する工程と、前記金属層に障壁金属層
    を介して、半導体薄層を被着する工程と、前記半導体基
    板を素子に分離する工程と、該素子がマウントされる外
    囲器内に予め設けられ前記被着半導体薄層に対する共晶
    形成部材層に該素子を共晶マウントする工程を含むこと
    を特徴とする半導体装置の製造方法。
JP25649584A 1984-12-06 1984-12-06 半導体装置の製造方法 Pending JPS61135130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25649584A JPS61135130A (ja) 1984-12-06 1984-12-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25649584A JPS61135130A (ja) 1984-12-06 1984-12-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61135130A true JPS61135130A (ja) 1986-06-23

Family

ID=17293427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25649584A Pending JPS61135130A (ja) 1984-12-06 1984-12-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61135130A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149428A (ja) * 1987-12-07 1989-06-12 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149428A (ja) * 1987-12-07 1989-06-12 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5770468A (en) Process for mounting a semiconductor chip to a chip carrier by exposing a solder layer to a reducing atmosphere
US4536469A (en) Semiconductor structures and manufacturing methods
US5145809A (en) Fabrication of gunn diode semiconductor devices
US3896479A (en) Reduced stresses in iii-v semiconductor devices
US11616040B2 (en) Semiconductor dies having ultra-thin wafer backmetal systems, microelectronic devices containing the same, and associated fabrication methods
US3986251A (en) Germanium doped light emitting diode bonding process
JPH03211860A (ja) 半導体パッケージ
JP3013786B2 (ja) 半導体装置の製造方法
JP2915433B2 (ja) 半導体集積回路装置
JPS61135130A (ja) 半導体装置の製造方法
JPS6052079A (ja) 半導体レ−ザ装置
US5144413A (en) Semiconductor structures and manufacturing methods
JPS59189625A (ja) 半導体装置の製造方法
JPS592175B2 (ja) 半導体装置
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
JPS6177369A (ja) 半導体装置の製造方法
JPS6156422A (ja) 半導体装置
JPH03225861A (ja) 半導体集積回路の製造方法
JPS6016463A (ja) オ−ム性電極
CA1212181A (en) Semiconductor structures and manufacturing methods
JP2000012490A (ja) 半導体装置の製造方法
JPS6014445A (ja) 化合物半導体装置
JPH0831462B2 (ja) 半導体装置
JPS63156312A (ja) 半導体装置の製造方法
JPS60127762A (ja) 半導体装置とその製造方法