JPS61127018A - Ｎｍｏｓ単一電源集積回路用差動基準電圧発生器 - Google Patents
Ｎｍｏｓ単一電源集積回路用差動基準電圧発生器Info
- Publication number
- JPS61127018A JPS61127018A JP60256853A JP25685385A JPS61127018A JP S61127018 A JPS61127018 A JP S61127018A JP 60256853 A JP60256853 A JP 60256853A JP 25685385 A JP25685385 A JP 25685385A JP S61127018 A JPS61127018 A JP S61127018A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- reference voltage
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路技術に関するものであり、更に詳しく
はＮＭＯＳ単一電源集積回路用の差動基準電圧発生器に
関するものである。
はＮＭＯＳ単一電源集積回路用の差動基準電圧発生器に
関するものである。
従来の技術
高レベルでない１つの電圧Ｉｆｆ（たとえば５Ｖ）のＮ
ＭＯＳ（ｒｌチャンネルＭＯ３）技術のアナログ集積回
路では、ある種の回路部分は出力電圧振幅が制限されて
おり、差動基準電圧を必要とする。
ＭＯＳ（ｒｌチャンネルＭＯ３）技術のアナログ集積回
路では、ある種の回路部分は出力電圧振幅が制限されて
おり、差動基準電圧を必要とする。
最小信号レベルが地気と異なっているので、最小信号レ
ベルと最大信号レベルに対する２つの基準電圧を必要と
する。更に、２つの基準電圧の間の差は安定でなければ
ならない。
ベルと最大信号レベルに対する２つの基準電圧を必要と
する。更に、２つの基準電圧の間の差は安定でなければ
ならない。
このような回路部分の例はアナログ−ディジタル変換器
やディジタル−アナログ変換器てあり、その重み付は回
路網の出力は電圧フォロワ増幅器によってデカップリン
グされている。これらの変換器は出力電圧振幅が制限さ
れ、最小信号レベルとして地気と異なる電圧基準を必要
とする。
やディジタル−アナログ変換器てあり、その重み付は回
路網の出力は電圧フォロワ増幅器によってデカップリン
グされている。これらの変換器は出力電圧振幅が制限さ
れ、最小信号レベルとして地気と異なる電圧基準を必要
とする。
単一基準電圧を発生するためのＮＭＯＳ単一電源回路は
当業者には既知のものである。これについてはたとえば
、アイ・イー・イー・イー・ジャーナル・オブ・ソリッ
ドステート・サーキフッ誌５ｃ−１３巻記載のアール・
ニー・プラウシルトらによる論文、「新しい温度に対し
て安定なＮＭＯＳ電圧基準」に説明されている（Ａ ｎ
ｅｗＮＭＯ５Ｔｅｍｐｅｒａｔｕｒｅ−Ｓｔａｂｌｅ
Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ ”ｂｙ
Ｒ，Ａ、 ８１ａｕａｃｈｉｌｄ ｅｔ ａｌ、、 Ｉ
ＥＥＥ Ｊｏｕｒｎａｌ ｏｒＳｏｌｉｄ−５ｔａｔｅ
Ｃ１ｒｃｕｉｔｓ、 ｖｏｌ＋ ５（ニー１３＋ ｐ
ｐ、 ７６７−７７４＋ Ｄｅｃｅｍｂｅｒ １９７８
） ＊上記の回路では、ともに同じ手法で形成されたエ
ンハンスメントＭＯ３）ランジスタとデブレフシッンＭ
Ｏ３）ランジスタのゲート−ソース閾値電圧の差から基
準電圧が作られる。この基準電圧は高利得差動増幅器で
得られる帰還によって安定に保たれる。これにより深刻
な安定性の問題が発生し、帰還ループに対して補償回路
網を挿入することが必要となり、シリコン面積が太き（
なる。
当業者には既知のものである。これについてはたとえば
、アイ・イー・イー・イー・ジャーナル・オブ・ソリッ
ドステート・サーキフッ誌５ｃ−１３巻記載のアール・
ニー・プラウシルトらによる論文、「新しい温度に対し
て安定なＮＭＯＳ電圧基準」に説明されている（Ａ ｎ
ｅｗＮＭＯ５Ｔｅｍｐｅｒａｔｕｒｅ−Ｓｔａｂｌｅ
Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ ”ｂｙ
Ｒ，Ａ、 ８１ａｕａｃｈｉｌｄ ｅｔ ａｌ、、 Ｉ
ＥＥＥ Ｊｏｕｒｎａｌ ｏｒＳｏｌｉｄ−５ｔａｔｅ
Ｃ１ｒｃｕｉｔｓ、 ｖｏｌ＋ ５（ニー１３＋ ｐ
ｐ、 ７６７−７７４＋ Ｄｅｃｅｍｂｅｒ １９７８
） ＊上記の回路では、ともに同じ手法で形成されたエ
ンハンスメントＭＯ３）ランジスタとデブレフシッンＭ
Ｏ３）ランジスタのゲート−ソース閾値電圧の差から基
準電圧が作られる。この基準電圧は高利得差動増幅器で
得られる帰還によって安定に保たれる。これにより深刻
な安定性の問題が発生し、帰還ループに対して補償回路
網を挿入することが必要となり、シリコン面積が太き（
なる。
更に、基準電圧値は固定されており、プログラマブルで
ない。
ない。
発明の目的
これらの問題は本発明による差動基準電圧発生器によっ
て屏消する。この差動基準電圧発生器は熱ドリフトを補
償するための高利得帰還ループを必要としない、そして
上記差電圧を発生する回路網の電圧と電流の式で温度に
依存する項の差を零にすることによって差電圧が安定に
維持される。
て屏消する。この差動基準電圧発生器は熱ドリフトを補
償するための高利得帰還ループを必要としない、そして
上記差電圧を発生する回路網の電圧と電流の式で温度に
依存する項の差を零にすることによって差電圧が安定に
維持される。
更に、差電圧の平均値を地気に対して変えることができ
る。
る。
本発明の特定の１つの目的は請求範囲第１項に記載され
た装置を提供することである。
た装置を提供することである。
実施例
次に、発生器の電気図を示す図面を参照して限定的でな
い例により本発明の詳細な説明する。
い例により本発明の詳細な説明する。
図でＭＤＩ、Ｍｎ２は２つのＭＯＳデブレンシ３ン・ト
ランジスタを表わす、ＭＤＩ、Ｍｎ２のドレインは電源
電圧ｖ９．に接続され、ゲートは相互に接続されてＭＤ
Ｉのソースに接続されている。
ランジスタを表わす、ＭＤＩ、Ｍｎ２のドレインは電源
電圧ｖ９．に接続され、ゲートは相互に接続されてＭＤ
Ｉのソースに接続されている。
ＭＥｌ、ＭＢ２は２つのＭＯＳエンハンスメント・トラ
ンジスタを表わす、ＭＥＩ、ＭＦ！、２のドレインは各
々のゲートに接続され、更にＭＤＩ。
ンジスタを表わす、ＭＥＩ、ＭＦ！、２のドレインは各
々のゲートに接続され、更にＭＤＩ。
Ｍｎ２のソースにそれぞれ接続されている。
ＭＢ２．Ｍｇ２は２つのＭＯＳエンハンスメント・トラ
ンジスタを表わす、ＭＢ２．ＭＢ２のドレインはＭＥＩ
、ＭＢ２のソースにそれぞれ接続される。ＭＢ２．ＭＢ
２のゲートに相互に接続され、ソースは地気に接続され
ている。
ンジスタを表わす、ＭＢ２．ＭＢ２のドレインはＭＥＩ
、ＭＢ２のソースにそれぞれ接続される。ＭＢ２．ＭＢ
２のゲートに相互に接続され、ソースは地気に接続され
ている。
更に、ＭＢ２のドレインとゲートは相互に接続されてい
る。
る。
ＭＢ２とＭＢ２は「電流ミラー」構成となるように接続
されている。このためそれらのドレイン電流値は等しく
なる。更に、トランジスタＭＤ２はドレイン接地構成と
なるように接続されている。
されている。このためそれらのドレイン電流値は等しく
なる。更に、トランジスタＭＤ２はドレイン接地構成と
なるように接続されている。
Ｍｎ２のソースに存在する電圧ｖＮは高レベルの基準電
圧である。Ｍｇ３のゲートに存在する電圧ｖＬは低レベ
ルの基準電圧である。
圧である。Ｍｇ３のゲートに存在する電圧ｖＬは低レベ
ルの基準電圧である。
値ＶＩＩＩＦ ＝ＶＨ−ＶＬが必要な差基準電圧である
。
。
図ではすべてのトランジスタがｎチャンネル・トランジ
スタである０強い反転状態にあるＭＯ３トランジスタの
ドレイン電流Ｉ、とゲート−ソース電圧ｖ１との関係を
表わす一般式は次のようになる。
スタである０強い反転状態にあるＭＯ３トランジスタの
ドレイン電流Ｉ、とゲート−ソース電圧ｖ１との関係を
表わす一般式は次のようになる。
１、−β−Ｋ ＣＶ＊＊−Ｖｔ）ｔ／ ２
ｆｘｌここでβ＝μ・ＧＯ１１＋ μ（ｎｆ−ｓ／Ｖ
）は電荷キャリヤの移動度、Ｃｏ＋＋ＣＦ／ｉ）は固有
ゲート容量、Ｋ−Ｗ／Ｌ、ＷおよびＬはそれぞれチャン
ネルの幅と長さ、■？はゲート−ソース閾値電圧である
。
ｆｘｌここでβ＝μ・ＧＯ１１＋ μ（ｎｆ−ｓ／Ｖ
）は電荷キャリヤの移動度、Ｃｏ＋＋ＣＦ／ｉ）は固有
ゲート容量、Ｋ−Ｗ／Ｌ、ＷおよびＬはそれぞれチャン
ネルの幅と長さ、■？はゲート−ソース閾値電圧である
。
図に示された回路の電流と電圧の値は式（１）によって
計算することができる。更に詳しくはトランジスタＭＤ
Ｉ、ＭＨＩおよびＭＢ２のドレイン電流である電流！□
は次式で表わされる。
計算することができる。更に詳しくはトランジスタＭＤ
Ｉ、ＭＨＩおよびＭＢ２のドレイン電流である電流！□
は次式で表わされる。
１１−βＩ＋１ °に緘１ ° （ＶｖＮｓ＋）”／
２ （２１ここでパラメータはトランジスタＭＤ
Ｉのパラメータであり、そのＶｌｌは図から明らかなよ
うに零に等しい。
２ （２１ここでパラメータはトランジスタＭＤ
Ｉのパラメータであり、そのＶｌｌは図から明らかなよ
うに零に等しい。
電圧ｖＬはトランジスタＭＥ３のゲート−ソース電圧ｖ
＊ｙｔｘである。
＊ｙｔｘである。
式Ｔｌｌおよび（２）を使って次式が得られる。
ＶＬ ＝ Ｖｌｌ１１３ ＝ Ｖｙ＋＋ｔｓ ＋ ｒｌ
Ｂ ｎｔＴＫｓｔｓ ｔ３１電圧Ｖ。は次のようにな
る。
Ｂ ｎｔＴＫｓｔｓ ｔ３１電圧Ｖ。は次のようにな
る。
Ｖ＋＋＝Ｖｅｕ＋ｔｓ ＋’ｂｓｗｔ＋ −ＶｅｓＩ４
ｅｘ＝Ｖ＠５ｘｔｓ ＋ Ｖｙｗｔ＋＋ １ｍ＋＃？
＋ｗ＋ｌｂ＋ｔ＋−ＶｖＭａｔ−２１Ｒ１／ ／？＋ｍ
ｔ４＋＜５ｚｆ４１１１１１”’ＩＩＨであることと１
゜がＭｎ２．ＭＢ２゜ＭＢ２のドレイン電流であること
から、次の結果が得られる。
ｅｘ＝Ｖ＠５ｘｔｓ ＋ Ｖｙｗｔ＋＋ １ｍ＋＃？
＋ｗ＋ｌｂ＋ｔ＋−ＶｖＭａｔ−２１Ｒ１／ ／？＋ｍ
ｔ４＋＜５ｚｆ４１１１１１”’ＩＩＨであることと１
゜がＭｎ２．ＭＢ２゜ＭＢ２のドレイン電流であること
から、次の結果が得られる。
Ｖｅｅｒ ＝ Ｖ、Ｉｔｒ ｖ１＋四Ｈ（１／四；−１
／ Ｗ ＋５１したがワて差動基準電圧Ｖ６１Ｆはトラ
ンジスタＭＨＩとＭｎ２の閾値電圧の差５ならびにβ□
１・ＫＮｌ−β、８ ・ＫＮｌ となるように上記トランジスタの寸法を定めることによ
り０に等しく保つことができる項によってきまる。
／ Ｗ ＋５１したがワて差動基準電圧Ｖ６１Ｆはトラ
ンジスタＭＨＩとＭｎ２の閾値電圧の差５ならびにβ□
１・ＫＮｌ−β、８ ・ＫＮｌ となるように上記トランジスタの寸法を定めることによ
り０に等しく保つことができる項によってきまる。
したがって、値Ｖ、、、をきめるトランジスタの寸法を
適切にきめることにより、式（５）の中の温度とともに
変わる項は互いに打ち消す。
適切にきめることにより、式（５）の中の温度とともに
変わる項は互いに打ち消す。
したがってＶＩＩＦは非常に安定である。
トランジスタＭＥ２．ＭＥ３．ＭＥ４の寸法を適正に定
めることにより、基準電圧発生器を必要とする増幅器の
出力電圧振幅をできるだけ良好に用いるように電圧Ｖ。
めることにより、基準電圧発生器を必要とする増幅器の
出力電圧振幅をできるだけ良好に用いるように電圧Ｖ。
またはｖＬを設定することができる。
図は基準電圧発生器の電気図である。
符号の説明
Ｍ Ｄ Ｉ 、 Ｍ Ｄ ２−−−−−Ｍ ＯＳ ＋’
プｌｚ７シｖ７）ランジスタ、 ＭＥＩ、ＭＢ
２．ＭＢ２゜Ｍ Ｅ ４ −−一−−−・・ＭＯＳエン
ハンスメント・トランジスタ
プｌｚ７シｖ７）ランジスタ、 ＭＥＩ、ＭＢ
２．ＭＢ２゜Ｍ Ｅ ４ −−一−−−・・ＭＯＳエン
ハンスメント・トランジスタ
Claims (2)
- （１）ＮＭＯＳ単一電源集積回路用差動基準電圧発生器
に於いて： −ゲートとソースが接続され、ドレインが電源（Ｖ＿Ｄ
＿Ｄ）に接続された第１のＭＯＳデプレッション・トラ
ンジスタ（ＭＤ１）； −ドレインが電源に接続され、ゲートが第１のトランジ
スタのソースに接続された第２のＭＯＳデプレッション
・トランジスタ（ＭＤ２）；−ドレインとゲートが接続
され、それらが更に第１のトランジスタのソースに接続
された第３のＭＯＳエンハンスメント・トランジスタ（
ＭＥ１）；−ドレインとゲートが接続され、それらが更
に第２のトランジスタのソースに接続された第４のＭＯ
Ｓエンハンスメント・トランジスタ（ＭＥ２）；−ドレ
インとゲートが接続され、それらが更に第３のトランジ
スタのソースに接続され、かつソースが接地された第５
のＭＯＳエンハンスメント・トランジスタ（ＭＥ３）； −ドレインが第４のトランジスタのソースに接続され、
ソースが接地され、ゲートが第５のトランジスタのゲー
トに接続された第６のＭＯＳエンハンスメント・トラン
ジスタ（ＭＥ４）を含み；第２のトランジスタ（ＭＤ２
）のソースに存在する電圧と第５および第６のトランジ
スタ（ＭＥ３、ＭＥ４）のゲートに存在する電圧との差
が上記差動基準電圧である事を特徴とするＮＭＯＳ単一
電源集積回路用差動基準電圧発生器。 - （２）β＝μ・Ｃ＿ｏ＿ｘ、μ＝電荷キャリヤ移動度、
Ｃ＿ｏ＿ｘ＝固有ゲート容量、Ｋ＝Ｗ／Ｌ、Ｗ＝チャン
ネルの幅、Ｌ＝チャンネルの長さとしたとき、第２のト
ランジスタのパラメータβ、Ｋの積が第３のトランジス
タのパラメータβ、Ｋの積と等しくなるように上記第２
および第３のトランジスタ（ＭＤ２、ＭＥ１）の寸法を
定める事を特徴とする特許請求の範囲第１項記載の発生
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT68164/84A IT1179823B (it) | 1984-11-22 | 1984-11-22 | Generatore di tensione differenziale di rifferimento per circuiti integrati ad alimentazione singola in tecnologia nmos |
| IT68164-A/84 | 1984-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61127018A true JPS61127018A (ja) | 1986-06-14 |
| JPH0544683B2 JPH0544683B2 (ja) | 1993-07-07 |
Family
ID=11308275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60256853A Granted JPS61127018A (ja) | 1984-11-22 | 1985-11-18 | Ｎｍｏｓ単一電源集積回路用差動基準電圧発生器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4654578A (ja) |
| EP (1) | EP0183185B1 (ja) |
| JP (1) | JPS61127018A (ja) |
| CA (1) | CA1228897A (ja) |
| DE (2) | DE3568380D1 (ja) |
| IT (1) | IT1179823B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145712A (ja) * | 1987-12-01 | 1989-06-07 | Fujitsu Ltd | 定電圧発生回路 |
| JP2006311731A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Instruments Inc | 電子回路 |
| JP2007188245A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | 基準電圧発生回路および半導体集積装置 |
| JP2007261336A (ja) * | 2006-03-27 | 2007-10-11 | Aisin Seiki Co Ltd | サンシェード装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1190325B (it) * | 1986-04-18 | 1988-02-16 | Sgs Microelettronica Spa | Circuito di polarizzazione per dispositivi integrati in tecnologia mos,particolarmente di tipo misto digitale-analogico |
| JP2804162B2 (ja) * | 1989-09-08 | 1998-09-24 | 株式会社日立製作所 | 定電流定電圧回路 |
| EP0561469A3 (en) * | 1992-03-18 | 1993-10-06 | National Semiconductor Corporation | Enhancement-depletion mode cascode current mirror |
| KR940005510B1 (ko) * | 1992-03-20 | 1994-06-20 | 삼성전자 주식회사 | 기준전류 발생회로 |
| AT400642B (de) * | 1993-03-25 | 1996-02-26 | Vaillant Gmbh | Geregelte stromversorgung für einen elektrischen raumtemperaturregler |
| US5519313A (en) * | 1993-04-06 | 1996-05-21 | North American Philips Corporation | Temperature-compensated voltage regulator |
| US5838192A (en) * | 1996-01-17 | 1998-11-17 | Analog Devices, Inc. | Junction field effect voltage reference |
| JP3519958B2 (ja) * | 1998-10-07 | 2004-04-19 | 株式会社リコー | 基準電圧発生回路 |
| US6552603B2 (en) * | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| US20060132223A1 (en) * | 2004-12-22 | 2006-06-22 | Cherek Brian J | Temperature-stable voltage reference circuit |
| US7368980B2 (en) * | 2005-04-25 | 2008-05-06 | Triquint Semiconductor, Inc. | Producing reference voltages using transistors |
| US7821331B2 (en) * | 2006-10-23 | 2010-10-26 | Cypress Semiconductor Corporation | Reduction of temperature dependence of a reference voltage |
| JP5306094B2 (ja) * | 2009-07-24 | 2013-10-02 | セイコーインスツル株式会社 | 基準電圧回路及び電子機器 |
| JP5706674B2 (ja) * | 2010-11-24 | 2015-04-22 | セイコーインスツル株式会社 | 定電流回路及び基準電圧回路 |
| JP6317269B2 (ja) | 2015-02-02 | 2018-04-25 | ローム株式会社 | 定電圧生成回路 |
| JP6993243B2 (ja) * | 2018-01-15 | 2022-01-13 | エイブリック株式会社 | 逆流防止回路及び電源回路 |
| FR3137230B1 (fr) * | 2022-06-23 | 2024-06-14 | Wise Integration | Circuit de reference de tension |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH657712A5 (de) * | 1978-03-08 | 1986-09-15 | Hitachi Ltd | Referenzspannungserzeuger. |
| US4347476A (en) * | 1980-12-04 | 1982-08-31 | Rockwell International Corporation | Voltage-temperature insensitive on-chip reference voltage source compatible with VLSI manufacturing techniques |
| US4374357A (en) * | 1981-07-27 | 1983-02-15 | Motorola, Inc. | Switched capacitor precision current source |
| JPS5822423A (ja) * | 1981-07-31 | 1983-02-09 | Hitachi Ltd | 基準電圧発生回路 |
| JPS58221418A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 基準電圧発生装置 |
| US4446383A (en) * | 1982-10-29 | 1984-05-01 | International Business Machines | Reference voltage generating circuit |
-
1984
- 1984-11-22 IT IT68164/84A patent/IT1179823B/it active
-
1985
- 1985-09-20 US US06/779,087 patent/US4654578A/en not_active Expired - Lifetime
- 1985-11-18 JP JP60256853A patent/JPS61127018A/ja active Granted
- 1985-11-20 CA CA000495764A patent/CA1228897A/en not_active Expired
- 1985-11-21 DE DE8585114776T patent/DE3568380D1/de not_active Expired
- 1985-11-21 DE DE198585114776T patent/DE183185T1/de active Pending
- 1985-11-21 EP EP85114776A patent/EP0183185B1/en not_active Expired
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145712A (ja) * | 1987-12-01 | 1989-06-07 | Fujitsu Ltd | 定電圧発生回路 |
| JP2006311731A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Instruments Inc | 電子回路 |
| JP2007188245A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | 基準電圧発生回路および半導体集積装置 |
| JP4703406B2 (ja) * | 2006-01-12 | 2011-06-15 | 株式会社東芝 | 基準電圧発生回路および半導体集積装置 |
| JP2007261336A (ja) * | 2006-03-27 | 2007-10-11 | Aisin Seiki Co Ltd | サンシェード装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0183185A3 (en) | 1986-12-30 |
| CA1228897A (en) | 1987-11-03 |
| IT8468164A1 (it) | 1986-05-22 |
| IT8468164A0 (it) | 1984-11-22 |
| US4654578A (en) | 1987-03-31 |
| JPH0544683B2 (ja) | 1993-07-07 |
| DE183185T1 (de) | 1987-05-21 |
| IT1179823B (it) | 1987-09-16 |
| EP0183185B1 (en) | 1989-02-22 |
| EP0183185A2 (en) | 1986-06-04 |
| DE3568380D1 (en) | 1989-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61127018A (ja) | Ｎｍｏｓ単一電源集積回路用差動基準電圧発生器 | |
| Wang | A CMOS four-quadrant analog multiplier with single-ended voltage output and improved temperature performance | |
| US4933644A (en) | Common-mode feedback bias generator for operational amplifiers | |
| EP0573240A2 (en) | Reference voltage generator | |
| JP4850669B2 (ja) | 低電圧低電力ａｂ級出力段 | |
| KR890702335A (ko) | Cmos 버퍼 수신기 | |
| JPH07111662B2 (ja) | 基準電圧発生回路 | |
| US7646247B2 (en) | Ahuja compensation circuit for operational amplifier | |
| JPH0666639B2 (ja) | 可変相互コンダクタンス素子のコンダクタンスを制御する回路 | |
| JP4070533B2 (ja) | 半導体集積回路装置 | |
| US7511586B2 (en) | Noise generator | |
| US6400219B1 (en) | High-speed offset comparator | |
| US20070040587A1 (en) | Hysteresis comparator for input voltages and corresponding electronic circuit | |
| JPH02131005A (ja) | 演算増幅器の制御回路 | |
| US4431929A (en) | CMOS Dynamic amplifier | |
| US6144249A (en) | Clock-referenced switching bias current generator | |
| Arnaud et al. | Bulk linearization techniques | |
| Jindal et al. | High slew rate and low output resistance class-AB flipped voltage follower cell with increased current driving capability | |
| JP3442613B2 (ja) | 可変利得増幅器 | |
| US5841311A (en) | Voltage subtracter circuit, voltage amplifier circuit, voltage divider circuit and semiconductor integrated circuit device | |
| JPH03278110A (ja) | 定電圧発生回路 | |
| JP3504919B2 (ja) | ２個のｍｏｓトランジスタのゲート・ソース電圧間の差を補償する回路 | |
| JPH01289305A (ja) | 特に集積回路のための出力抵抗が高いｍｏｓ段階 | |
| JP3245914B2 (ja) | 差動電圧比較回路 | |
| JPH09101832A (ja) | 基準電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |