JPS61126536A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS61126536A JPS61126536A JP59247719A JP24771984A JPS61126536A JP S61126536 A JPS61126536 A JP S61126536A JP 59247719 A JP59247719 A JP 59247719A JP 24771984 A JP24771984 A JP 24771984A JP S61126536 A JPS61126536 A JP S61126536A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- source line
- liquid crystal
- line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ドライバ内蔵型液晶表示装置の、画素を構成
するＭＯＢ型スイスイツチング薄膜トランジスタ後Ｔｒ
Ｔと記載する。）の欠陥を電気的に検出することが可能
な構造に関する。
するＭＯＢ型スイスイツチング薄膜トランジスタ後Ｔｒ
Ｔと記載する。）の欠陥を電気的に検出することが可能
な構造に関する。
従来のドライバ内蔵型液晶表示装置のドライバ部の構造
は、第２図のように、Ｘ側はシフトレジスタ部（以後／
Ｒと記載する。）２０１ 、ドライバ部２０２及びＭＯ
３型アナログスイッチ（以後アナログＳＷと記載する。
は、第２図のように、Ｘ側はシフトレジスタ部（以後／
Ｒと記載する。）２０１ 、ドライバ部２０２及びＭＯ
３型アナログスイッチ（以後アナログＳＷと記載する。
）２Ｑ３から成り、Ｙ側は／Ｒ部２０４及びドライバ部
２０５から構成される。該Ｘ側のアナログＳＷの一方の
電極はビデオ線に接続され、他方の電極はソース線２０
６に接続される。該Ｙ側のドライバの出力はゲート線２
０７に接続され、ソース線とゲー） ＨＡの交点にＴＰ
Ｔ２０Ｂ及び液晶ＦｊＡ動電極電極成される。
２０５から構成される。該Ｘ側のアナログＳＷの一方の
電極はビデオ線に接続され、他方の電極はソース線２０
６に接続される。該Ｙ側のドライバの出力はゲート線２
０７に接続され、ソース線とゲー） ＨＡの交点にＴＰ
Ｔ２０Ｂ及び液晶ＦｊＡ動電極電極成される。
ドライバ内蔵型液晶表示装置の信号入力端子は静電気破
壊を防止する為に、短絡されており、ドライバ部の動作
確認は半導体プロセス終了時には実施されない。
壊を防止する為に、短絡されており、ドライバ部の動作
確認は半導体プロセス終了時には実施されない。
従来技術では基本的に、ドライバの動作確認を実施しな
い為に、画素を構成するＴｌＦＴの欠陥（例えばソース
線とゲート線間隔ショート及びゲート線とドレイン電極
のショート）を、半導体プロセス終了時に検出すること
は大変困難であった。
い為に、画素を構成するＴｌＦＴの欠陥（例えばソース
線とゲート線間隔ショート及びゲート線とドレイン電極
のショート）を、半導体プロセス終了時に検出すること
は大変困難であった。
第１の理由はソース線及びゲート線の両端に形成されて
いるチェックパッドの長さが短かく、電気的に欠陥を検
出する為には、ソース線の本数及びゲート線の本数と等
しいグローブ針を実装したグローブカードが必要となる
が、現実的には不可能である。第２の理由は、ソース線
とゲート線間のバイアスに関する。信号入力端子を短絡
した状態にある液晶表示装置は第３図に示される等価回
路で表わすことができる。従来は、画素を構成するＴＰ
ＴがＮチャンネルであり、ソース線の両端に接続される
アナログＳＷもＮチャンネルであることから、ソース線
に負電圧を印加し、ゲート線に正電圧を印加して、画素
を構成するＴＦＴをＯＮ状態にすると、アナログＳＷは
ＯＮ状態となり、ゲート側ドライバーのＰチャンネルＴ
ＩＦＴもＯＮ状悪となる為に、短絡部を介して電流が流
れてしまい、測定ができない。しかるにソース線に正電
圧を印加し、ゲート線に負電圧を印加して、測定しなけ
ればならない為に、画素を構成するＴＮＴが０７？状態
であることから、ドレイン電極とゲート線間の欠陥か検
出できなかった。
いるチェックパッドの長さが短かく、電気的に欠陥を検
出する為には、ソース線の本数及びゲート線の本数と等
しいグローブ針を実装したグローブカードが必要となる
が、現実的には不可能である。第２の理由は、ソース線
とゲート線間のバイアスに関する。信号入力端子を短絡
した状態にある液晶表示装置は第３図に示される等価回
路で表わすことができる。従来は、画素を構成するＴＰ
ＴがＮチャンネルであり、ソース線の両端に接続される
アナログＳＷもＮチャンネルであることから、ソース線
に負電圧を印加し、ゲート線に正電圧を印加して、画素
を構成するＴＦＴをＯＮ状態にすると、アナログＳＷは
ＯＮ状態となり、ゲート側ドライバーのＰチャンネルＴ
ＩＦＴもＯＮ状悪となる為に、短絡部を介して電流が流
れてしまい、測定ができない。しかるにソース線に正電
圧を印加し、ゲート線に負電圧を印加して、測定しなけ
ればならない為に、画素を構成するＴＮＴが０７？状態
であることから、ドレイン電極とゲート線間の欠陥か検
出できなかった。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、ドライバ内蔵型液晶表示装置の
、ソース線及びゲート線の両端に形成するチェックパッ
ドの改良と、画素を構成するＴ”ＦＴをＯＮ状態にして
欠陥を検出する方法を提供するところにある。
の目的とするところは、ドライバ内蔵型液晶表示装置の
、ソース線及びゲート線の両端に形成するチェックパッ
ドの改良と、画素を構成するＴ”ＦＴをＯＮ状態にして
欠陥を検出する方法を提供するところにある。
本発明の液晶表示装置は、Ｘ側のアナログＳＷの極性と
画素を構成するＴＦＴの極性が反対であり、ソース線の
両端又は一方に、ゲート線間隔の少なくても３倍の長さ
のチェックパッドを具備し、更にゲート線の両端又は一
方に、ソース線間隔の少なくても６倍の長さのチェック
パッドを具備することを特徴とする。
画素を構成するＴＦＴの極性が反対であり、ソース線の
両端又は一方に、ゲート線間隔の少なくても３倍の長さ
のチェックパッドを具備し、更にゲート線の両端又は一
方に、ソース線間隔の少なくても６倍の長さのチェック
パッドを具備することを特徴とする。
本発明の上記の構成によれば、画素を構成するＴ Ｐ
Ｔ２８Ｎチャンネルであれば、Ｘ側のアナログＳＷがＰ
チャンネルとなり、アナログＳＷのソース線側に負電圧
を印加し、他方に正電圧を印加するとアナログＳＷは０
１Ｆ？状態となる為、ゲート線に正電圧を印加して、Ｔ
ｌｒＴをＯＮの状態にして測定が可能となる。更に画素
を構成するＴＰＴがＰチャンネルであれば、Ｘ＠Ｊのア
ナログＳＷがＮチャンネルとなり、アナログＳＷのソー
ス線側に正電圧を印加し、他方に負電圧を印加するとア
ナログＳＷはＯ１ｒ？状態となる為、ゲート線に負電圧
を印加して、ＴＦＴをＯＮの状態にして測定が可能とな
る。
Ｔ２８Ｎチャンネルであれば、Ｘ側のアナログＳＷがＰ
チャンネルとなり、アナログＳＷのソース線側に負電圧
を印加し、他方に正電圧を印加するとアナログＳＷは０
１Ｆ？状態となる為、ゲート線に正電圧を印加して、Ｔ
ｌｒＴをＯＮの状態にして測定が可能となる。更に画素
を構成するＴＰＴがＰチャンネルであれば、Ｘ＠Ｊのア
ナログＳＷがＮチャンネルとなり、アナログＳＷのソー
ス線側に正電圧を印加し、他方に負電圧を印加するとア
ナログＳＷはＯ１ｒ？状態となる為、ゲート線に負電圧
を印加して、ＴＦＴをＯＮの状態にして測定が可能とな
る。
また、チェックパッドの長さを、ソース及びゲート線間
隔の５倍以上とすることにより、プローブ針の数をソー
ー線本数の１／４及びゲート線本数の１／４に減らすこ
とができる。つまり、４本に１本の割合でプローブ針を
実装したプローブカードにより測定が可能となる。例え
ばソース線が５２０本であり、ゲート線が２２０本であ
ればグローブカードのグローブ針は１３５本で足りるこ
とになる。１回のコンタクトで全画素の１／１６ を
測定する為、上下に４回、左右に４回の合計すると１６
回の移動で全画素を測定することになる。
隔の５倍以上とすることにより、プローブ針の数をソー
ー線本数の１／４及びゲート線本数の１／４に減らすこ
とができる。つまり、４本に１本の割合でプローブ針を
実装したプローブカードにより測定が可能となる。例え
ばソース線が５２０本であり、ゲート線が２２０本であ
ればグローブカードのグローブ針は１３５本で足りるこ
とになる。１回のコンタクトで全画素の１／１６ を
測定する為、上下に４回、左右に４回の合計すると１６
回の移動で全画素を測定することになる。
第１図は、本発明の実施例に於ける回路図（α）と概略
図（ｂ）であって、次に（α）図について説明する。Ｙ
側／Ｒは、従来例と同様であるので省略する。画素を構
成するＴＰＴはＮチャンネルとする。／Ｒ１０１の出力
は各ソース線に対応するドライバ１０２を介して、Ｐチ
ャンネルアナログＳＷのゲート信号となる。
図（ｂ）であって、次に（α）図について説明する。Ｙ
側／Ｒは、従来例と同様であるので省略する。画素を構
成するＴＰＴはＮチャンネルとする。／Ｒ１０１の出力
は各ソース線に対応するドライバ１０２を介して、Ｐチ
ャンネルアナログＳＷのゲート信号となる。
（ｂ）Ｉｆｆｌは、ソース及びゲー）Ｍの両端又は他方
のチェックパッドを示す。ソース線の端にはＹｔの少な
くても５倍の長さのチェックパッドを形成し、ゲート線
の端にはｘｔの少なくても３倍の長さのチェックパッド
を形成するものである。
のチェックパッドを示す。ソース線の端にはＹｔの少な
くても５倍の長さのチェックパッドを形成し、ゲート線
の端にはｘｔの少なくても３倍の長さのチェックパッド
を形成するものである。
以上述べたように本発明によれば、第４図のような等価
回路で懺わすことができる。画素を構成するＴ］ｌＩ’
ＴがＮチャンネルであれば、ＸＩｌ！］アナログＳＷを
Ｐチャンネルで形成されることにより、画素を機成する
ＴＩＦＴがＯＮ状態で測定することが可能となる。更に
、チェックパッドの長さを長くすることにより、グロー
ブカードを使用して測定が可能となる為、半導体プロセ
ス終了時に画素欠陥の検出ができ、従来は液晶を封入し
表示しなければ修正できなかった線欠陥２点欠陥か、半
導体プロセス終了時に修正ができるようになる。しかる
に、大幅な修正時間の短縮ができると共に、液晶層にレ
ーザを直接照射しないことにより、液晶を劣下させない
などのすぐれた効果を有する。
回路で懺わすことができる。画素を構成するＴ］ｌＩ’
ＴがＮチャンネルであれば、ＸＩｌ！］アナログＳＷを
Ｐチャンネルで形成されることにより、画素を機成する
ＴＩＦＴがＯＮ状態で測定することが可能となる。更に
、チェックパッドの長さを長くすることにより、グロー
ブカードを使用して測定が可能となる為、半導体プロセ
ス終了時に画素欠陥の検出ができ、従来は液晶を封入し
表示しなければ修正できなかった線欠陥２点欠陥か、半
導体プロセス終了時に修正ができるようになる。しかる
に、大幅な修正時間の短縮ができると共に、液晶層にレ
ーザを直接照射しないことにより、液晶を劣下させない
などのすぐれた効果を有する。
第１図は本発明の液晶表示装置の一実施例を示す主要回
路図（α）及び概略図（ｂ）。 第２図は従来の液晶表示装置を示す主要回路図第６図は
従来の液晶表示装置の一部の等価回路図。 第４図は本発明の液晶表示装置の一部の等価回路図。 １０１．１０２・・・′・ｔｘ側シフトレジスタＩ Ｑ
２ 、２０２−−−−−−Ｘ［Ｉｌ！Ｉドライバ１０
５ ＊ ２０５・・・・・・Ｘ［［ｌｊｌアナログスイ
ッチ１０９・・・・・・ソース線チェックパッド１１０
・・・・・・ゲート線チェックパッド２０４・・・・・
・Ｙｌｌｌシフトレジスタ２０５・・・・・・Ｙ側ドラ
イバ ２０６・・・・・・ソース線 ２０７・・・・・・ゲート線 ２０８・・・・・・ＴＩＩ”Ｉ’及び液晶駆ｗＪ電極（
ａン にト０フイ／へ〇 第１図 第２図
路図（α）及び概略図（ｂ）。 第２図は従来の液晶表示装置を示す主要回路図第６図は
従来の液晶表示装置の一部の等価回路図。 第４図は本発明の液晶表示装置の一部の等価回路図。 １０１．１０２・・・′・ｔｘ側シフトレジスタＩ Ｑ
２ 、２０２−−−−−−Ｘ［Ｉｌ！Ｉドライバ１０
５ ＊ ２０５・・・・・・Ｘ［［ｌｊｌアナログスイ
ッチ１０９・・・・・・ソース線チェックパッド１１０
・・・・・・ゲート線チェックパッド２０４・・・・・
・Ｙｌｌｌシフトレジスタ２０５・・・・・・Ｙ側ドラ
イバ ２０６・・・・・・ソース線 ２０７・・・・・・ゲート線 ２０８・・・・・・ＴＩＩ”Ｉ’及び液晶駆ｗＪ電極（
ａン にト０フイ／へ〇 第１図 第２図
Claims (2)
- （１）透明基板上に、マトリクス状に形成した、ＭＯＳ
型スイッチング薄膜トランジスタ、液晶駆動電極、ソー
ス線駆動回路及びゲート線駆動回路を有するアクティブ
マトリクス基板に於いて、該ソース線駆動回路を構成す
るシフトレジスタの出力信号により、ビデオ線とソース
線間の導通、非導通を制御するＭＯＳ型アナログスイッ
チが、画素を構成する薄膜トランジスタの極性と反対の
極性の薄膜トランジスタであることを特徴とする液晶表
示装置。 - （２）画素のソース線の両端又は一方にゲート線間隔の
少なくても３倍の長さのチェックパッドを具備し、更に
ゲート線の両端又は一方に、ソース線間隔の少なくても
３倍の長さのチェックパッドを具備したことを特徴とす
る特許請求の範囲第１項記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247719A JPH0646278B2 (ja) | 1984-11-22 | 1984-11-22 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247719A JPH0646278B2 (ja) | 1984-11-22 | 1984-11-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61126536A true JPS61126536A (ja) | 1986-06-14 |
| JPH0646278B2 JPH0646278B2 (ja) | 1994-06-15 |
Family
ID=17167651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59247719A Expired - Lifetime JPH0646278B2 (ja) | 1984-11-22 | 1984-11-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646278B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63125986A (ja) * | 1986-11-14 | 1988-05-30 | 松下電器産業株式会社 | 薄膜トランジスタアレイの検査法 |
| US6486497B2 (en) | 1988-05-17 | 2002-11-26 | Seiko Epson Corporation | Liquid crystal device, projection type display device and driving circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5958480A (ja) * | 1982-09-28 | 1984-04-04 | セイコーエプソン株式会社 | アクテイブ・マトリツクス表示体用ｉｃ基板 |
-
1984
- 1984-11-22 JP JP59247719A patent/JPH0646278B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5958480A (ja) * | 1982-09-28 | 1984-04-04 | セイコーエプソン株式会社 | アクテイブ・マトリツクス表示体用ｉｃ基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63125986A (ja) * | 1986-11-14 | 1988-05-30 | 松下電器産業株式会社 | 薄膜トランジスタアレイの検査法 |
| US6486497B2 (en) | 1988-05-17 | 2002-11-26 | Seiko Epson Corporation | Liquid crystal device, projection type display device and driving circuit |
| US6700135B2 (en) | 1988-05-17 | 2004-03-02 | Seiko Epson Corporation | Active matrix panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646278B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9810933B2 (en) | Liquid crystal display device and method of driving the same | |
| JP2758103B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| CA1296438C (en) | Active matrix display device and method for driving the same | |
| JP2618042B2 (ja) | 画像表示装置の検査方法 | |
| JP3086936B2 (ja) | 光弁装置 | |
| KR930002864A (ko) | 액정표시 장치 | |
| WO2008026344A1 (fr) | Panneau d'affichage et dispositif d'affichage comportant ledit panneau | |
| JPH067239B2 (ja) | 電気光学装置 | |
| JPS6468724A (en) | Active matrix panel | |
| JPS61126536A (ja) | 液晶表示装置 | |
| JP2633360B2 (ja) | 画像表示装置 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2002116423A (ja) | 液晶表示装置とその検査方法 | |
| KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
| JPH0664435B2 (ja) | 液晶表示装置 | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| JP4303817B2 (ja) | 液晶表示装置 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH02251930A (ja) | アクティブマトリックスアレイ | |
| JP2009198939A (ja) | 電気光学装置、電気光学装置の検査方法、および電気光学装置の検査装置 | |
| KR20040058899A (ko) | 액정표시장치의 어레이 기판 및 그 검사방법 | |
| JP2914821B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH05313609A (ja) | 液晶駆動装置 | |
| JPH04318513A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPS62151769A (ja) | アクテイブマトリクス基板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |