JPS6112585B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は予備プロセツサを持つ入出力制御装置
に関し、特に該入出力制御装置の主プロセツサに
おいてハード障害が発生したとき予備プロセツサ
を制御してそれ以降のインターフエイスシーケン
スの終結及びプロセツサ等へのハード障害報告等
を該予備プロセツサにより確実に実行するように
した予備プロセツサを持つ入出力制御装置に関す
るものである。

例えば第１図に示す如く、中央処理装置１、チ
ヤネル２、デスクパツク・コントロール装置３、
デスクパツク・ユニツト４等により構成されるデ
ータ処理システムにおいては、デスクパツク・コ
ントロール装置３にマイクロプログラムの格納さ
れているコントロール・ストレイジや、レジスタ
や、演算回路等を設けておき、各種制御を実行し
ている。

ところが上記デスクパツク・コントロール装置
３において、そのレジスタや演算回路に故障が発
生したとき、このデスクパツク・コントロール装
置３ではもはや正常の動作が保証できないことに
なるので、中央処理装置１にその故障発生を報告
しなければならない。そしてこの故障発生を中央
処理装置１に伝達するために必要なマイクロプロ
グラムが上記コントロール・ストレイジに格納さ
れてあり、その故障発生に応じて実行すべき事項
に必要なマイクロプログラムの先頭アドレスが、
ハードにより自動的にレジスタにセツトされ、該
故障時に実行すべきマイクロプログラム・ルーチ
ンが走り出す。ところがこの際、このマイクロプ
ログラムの実行に使用するレジスタや演算回路
は、デスクパツク・コントロール装置３に内蔵さ
れたものであるために、これらのレジスタや演算
回路の一部に故障が発生しているときでは上記故
障時に実行されるべきマイクロプログラム・ルー
チンが動かないことがある。それ故、中央処理装
置１に対してデスクパツク・コントロール装置３
に故障発生の情報を通知することもできなくなる
という問題がある。

したがつて本発明はこのような問題を改善し
て、故障発生時でもその故障分析や中央処理装置
の如き上位装置に対する報告が確実にできるよう
な入出力制御装置を提供することを目的とするも
のであり、そのため本発明における入出力制御装
置では、マイクロプログラムの格納されたコント
ロール・ストレイジと演算回路とレジスタを有す
る入出力制御装置において、入出力制御装置にお
けるハード障害が発生したことを検出するエラー
検出部と、第１コントロール・ストレイジと第１
演算回路と第１レジスタを有する第１プロセツサ
部分と、第２コントロール・ストレイジと第２演
算回路と第２レジスタを有する第２プロセツサ部
分とを設け、上記第２コントロール・ストレイジ
にはエラー発生時に対処すべきマイクロプログラ
ムを格納するとともに通常は上記第１プロセツサ
部分で制御動作を実行し、上記第１プロセツサ部
分にハード障害が発生したとき上記エラー検出部
の指示にもとづき上記第２プロセツサ部分が該ハ
ード障害に対処する制御動作を行なうように構成
したことを特徴とする。

以下本発明の一実施例を第２図にもとづき説明
する。

第２図は本発明による入出力制御装置の一実施
例回路構成図であつて、デスクパツクに対して使
用されるときは、第１図におけるデスクパツク・
コントロール装置３に対応するものである。

図中、６，６′はメモリ、７，７′は演算回路、
８，８′は命令実行部、９，９′はチヤネル・イン
ターフエイス用レジスタ、１０，１０′は汎用レ
ジスタ、１１はデバイス・インターフエイス用レ
ジスタ、１２は特殊レジスタ、１３，１３′はチ
ヤネル・インターフエイス制御回路、１４はハー
ドエラー検出器、１５はエラー表示レジスタ、１
６はデバイス・インターフエイス制御回路であ
る。

メモリ６は入出力制御装置が正常時において動
作するためのマイクロプログラムが格納されてい
るが、メモリ６′には以下に説明する主プロセツ
サ部においてハード障害が発生したときに動作す
るエラー回復ルーチン、センス・バイト報告ルー
チンの如く障害の場合にのみ動作される特殊プロ
グラムが格納されている。命令実行部８は演算回
路７に関する動作命令を実行制御するものであ
り、また命令実行部８′は演算回路７′に関する動
作命令を実行制御するものである。ハードエラー
検出器１４は、演算回路７を中心とする主プロセ
ツサ部においてハード障害が発生したことを検出
する回路である。

そしてこの第２図に示す入出力制御装置で
は、、メモリ６、演算回路７、命令実行部８、チ
ヤネル・インターフエイス用レジスタ９、汎用レ
ジスタ１０、デバイス・インターフエイス用レジ
スタ１１、チヤネル・インターフエイス制御回路
１３、ハードエラー検出器１４、エラー表示レジ
スタ１５、デバイス・インターフエイス制御回路
１６等により主プロセツサ部を構成し、またメモ
リ６′、演算回路７′、命令実行部８′、チヤネ
ル・インターフエイス用レジスタ９′、汎用レジ
スタ１０′、特殊レジスタ１２、デバイス・イン
ターフエイス制御回路１３′等により予備プロセ
ツサ部を構成している。

通常、この入出力制御装置は上記主プロセツサ
部により制御動作が実行されており、それ故チヤ
ネル・インターフエイス制御回路１３を経由して
チヤネルとの間のデータ送受信が行なわれ、また
デバイス・インターフエイス制御回路１６を経由
して、デスクパツクの如き入出力装置との間のデ
ータ送受信が実行されている。

いま主プロセツサ部においてハード障害が発生
したときこれを、ハードエラー検出器１４が検出
して、予備プロセツサ部の命令実行部８′にハー
ド障害発生を表示するハードエラー検出信号を伝
達する。同時に上記ハードエラー検出器１４は、
命令実行部８に制御信号を伝達して主プロセツサ
部の制御動作を一時停止させるとともに、エラー
表示レジスタ１５にも制御信号を送出し、立ハー
ド障害の状況をこれに表示記入させる。

予備プロセツサ部の命令実行部８′は上記ハー
ドエラー検出信号を受けて、この予備プロセツサ
部を主プロセツサ部に代つてハードエラー処理ル
ーチンを実行すべく動作状態にするとともに、メ
モリ６′からこれに格納される障害時における制
御に必要なマイクロプログラムを読み出す。この
ときメモリ６′に格納されているハードエラー処
理ルーチンにより特殊レジスタ１２に対して、上
記エラー表示レジスタ１５に記入されているハー
ド障害の内容を取込ませる。そしてこの特殊レジ
スタ１２に取込んだハード障害の状況をもとに、
その障害の内容を上位装置（中央処理装置）に報
告するための情報作成制御がメモリ６′及び演算
回路７′を中心にして実行するとともに、ハード
障害情報を保持していることをチヤネル・インタ
ーフエイス制御回路１３′を経由して上位装置に
送信する。これに対する上位装置からのハード障
害情報取込み要求が受信されたとき、すでに作成
してあるハード障害情報を送信するものである。

したがつて本発明によれば、入出力制御装置に
予備プロセツサ部を設け、そのコントロール・ス
トレイジ部分に障害時に必要なマイクロプログラ
ムを格納してあるので、通常に使用されている主
プロセツサ部にハード障害が発生したとしても、
この状況を上位装置に確実に報告することが可能
となる。したがつてデータ処理システムの信頼性
を一層高めることができる。

【図面の簡単な説明】

第１図はデータ処理システムの説明図、第２図
は本発明の一実施例構成図である。 図中、１は中央処理装置、２はチヤネル、３は
デスクパツク・コントロール装置、４はデスクパ
ツク・ユニツト、６，６′はメモリ、７，７′は演
算回路、８，８′は命令実行部、９，９′はチヤネ
ル・インターフエイス用レジスタ、１０，１０′
は汎用レジスタ、１１はデバイス・インターフエ
イス用レジスタ、１２は特殊レジスタ、１３，１
３′はチヤネル・インターフエイス制御回路、１
４はハードエラー検出器、１５はエラー表示レジ
スタ、１６はデバイス・インターフエイス制御回
路をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. １ マイクロプログラムの格納されたコントロー
   ル・ストレイジと演算回路とレジスタを有する入
   出力制御装置において、入出力制御装置における
   ハード障害が発生したことを検出するエラー検出
   部と、第１コントロール・ストレイジと第１演算
   回路と第１レジスタを有する第１プロセツサ部分
   と、第２コントロール・ストレイジと第２演算回
   路と第２レジスタを有する第２プロセツサ部分と
   を設け、上記第２コントロール・ストレイジには
   エラー発生時に対処すべきマイクロプログラムを
   格納するとともに通常は上記第１プロセツサ部分
   で制御動作を実行し、上記第１プロセツサ部分に
   ハード障害が発生したとき上記エラー検出部の指
   示にもとづき上記第２プロセツサ部分が該ハード
   障害に対処する制御動作を行なうように構成した
   ことを特徴とする予備プロセツサを持つ入出力制
   御装置。