JPS61125256A - 通信制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信制御方法に係り、独立したクロ。

り系と通信速度を有するＬ　Ａ　Ｎ等の通信網における
通信回線間のデータ通信に使用される通信制御方法に関
するものである。

〔従来の技術〕

従来この種の通信制御方法を用いたものとして、第２図
のブロック図に示すようなものがあった。

同図において、１ａはマイクロプロセッサ等のプロセッ
サ、２ａはＲＡＭ及びＲＯＭで構成されるメモリ、３ａ
は第１ＳＣＣ（シリアルコミュニケーションコントロー
ラ）、３ｂは第２ＳＣＣ。

４ａ、４ｂはドライバー／レシーバ、５ａはプロセッサ
１ａのバス、６は第１通信回線、７は第２通信回線であ
る。

この構成において、第１通信回線６によって第１通信速
度で送られて来たシリアルデータは、ドライバー／レシ
ーバ４ａによってＴＴＬレベルにその信号レベルが変換
された後、５ＣＣ３ａに入カされ、ここでシリアルデー
タからパラレルデータに変換される。そして、受信デー
タとしてプロセッサ１ａに転送され、このプロセッサ１
ａの制御によってメモリ２ａに格納される。メモリ２ａ
に一度格納されたデータは、メモリ２ａのＲＯＭ領域に
予め格納されている処理プログラムによってデータ解析
等が行なわれ、５ＣＣ３ｂで再びシリアルデータに変換
される。そして、送信データとしてドライバー／レシー
バ４ｂを経由して第２通信速度で第２通信回線７に出力
される。一方、第２通信回線７によって第２通信速度で
送られて来たシリアルデータは前記のルートの逆のルー
トを通り第１通信速度で第１通信回線６に出力される。

なお、第１ｓｅｃ３ｆ１に与えられる送受信クロックＣ
Ｋ１は第１通信回線６から供給され、第２３ＣＣ３ｂに
与えられる送受信クロックＣＫ２は第２通信回綿７から
供給される。

〔発明が解決しようとする問題点〕

上記のような従来の通信制御方法において、通信速度が
異なる通信回線６，７に対するデータ転送のサービスを
１つのプロセッサで行っているため、特に全２重式ｊｍ
信の場合、処理に要する時間がかかり処理可能な通信速
度が低減するという問題があった。

本発明はこのような問題点を解消するためになされたも
ので、処理に要する時間を短縮し処理可能な通信速度を
向上させることができる通信制御方法を提供することを
目的とするものである。

〔問題点を解決するための手段〕

本発明に係る通信制御方法は、各々独立したクロック系
と通信速度を有するＬ　Ａ　Ｎ等の通信網間を接続する
場合、データの流れを２系統に分割し、系統ごとにＳＣ
Ｃなどを含む転送処理手段を設け、各転送処理手段は一
方向だけに流れるデータのみを処理するように構成し、
かつ各転送処理手段は互いのデータを共通メモリにより
交換できるようにしたものである。

〔作用〕

本発明においては、各転送処理手段は一方向だけに流れ
るデータのみを処理するような構成にしているので、１
系統当たりの負荷は従来のものに比べ半減され処理可能
な通信速度を大幅に向上させることができる。

〔実施例〕

第１図は本発明による通信制御方法を説明するための通
信制御装置のブロック図であり、上記従来例と同一構成
要素には同符号を付してその説明は省略する。図におい
て、８は第１通信回線６から受信したデータを第１メモ
リ２ｂに一時記憶した後第２通信回線７に転返するか、
または第１通信回線６に返送する第１転送手段である。

９は第２転送手段であり、第２通信回線７から受信した
データを第２メモリ２ｃに一時記憶した後第１通信回線
６に転送するか第２通信回線７に返送する。

１０は共通メモリであり、第１転送処理手段８は第１通
信回線６に返送すべきデータを第１メモリ２ｂからこの
共通メモリ１０に転送し、当該データを第２転送処理手
段９を介して第１通信回線６に返送させる。また、第２
転送処理手段９は第２通信回線７に返送すべきデータを
第２メモリ２Ｃから共通メモリ１０に転送し、当該デー
タを第１転送処理手段８を介して第２通信回線７に返送
させる。

なお、上記第１転送処理手段８は、マイクロプロセッサ
等から成る第１プロセッサｌｂ、ＲＯＭおよびＲＡＭか
ら成る第１メモリ２ｂ、受信専用の第１５ＣＣ３Ｃ，送
信専用の第２３ＣＣ３ｄから成っている。第２転送処理
手段９は、第２プロセツサＩＣ１第２メモリ２Ｃ１受信
専用の第３８ＣＣ３ｅ、送信専用の第４３ＣＣ３ｆから
成っている。また、５ｂは第１プロセツサ１ｂのバスで
あり、５Ｃは第２プロセツサＩＣのバスである。

そしてこれらバス５ｂ、５ｃは共通メモリ１０に接続さ
れていて、第１プロセツサ１ｂと第２プロセツサＩＣは
互いに共通メモリ１０を介してデータのやりとりを行う
ことができる。

次に動作について説明する。

第１通信回線６から入力された受信データは第１５ＣＣ
３ｃによりシリアルデータからパラレル６一 データに変換される。第１５ｃｃ３ｃは１単位のデータ
受信を完了すると、受信完了割込み信号を発生し、第１
プロセツサ１ｂに供給する。すると、第１プロセツサ１
ｂは前記受信完了割込み信号を受けた後、第１５ＣＣ３
Ｃから受信データを取り込み、第１メモリ２ｂのＲＡＭ
エリアに用意されているデータバッファに格納する。第
１プロセツサ１ｂは、この動作を通信回ｆ！６に新たな
１単位の受信データが入力される毎に繰り返し実行する
。

第１プロセツサ１ｂは、上記動作と並行して受信済デー
タとして第１メモリ２ｂ内のデータバッファに格納され
ているデータを第２３ＣＣ３ｄに転送する動作を行う。

すると、受信済データは第２３ＣＣ３ｄによりパラレル
データからシリアルデータに変換され、第２ｉｆｆｌ信
回線７に送信データとして出力される。この時、送信完
了と同時に第２３ＣＣ３ｄから送信完了割込み信号が発
生し、第１プロセツサ１ｂに供給される。第１プロセツ
サ１ｂは送信完了割込み信号を受け、送信済データを第
１メモリ２ｂ内のデータバッファから削除するなどの送
信完了割込み処理を実行する。この動作はデータバッフ
ァに受信済データが残っている限り繰り返し行なわれる
。

このような一連の動作、すなわち第１通信回線６から入
力され、第２通信回線７に出力される迄の動作は第１プ
ロセツサ１ｂで制御され、かつその制御手順は第１メモ
リ２ｂのＲＯＭ領域に用意されている。ここで、例えば
第１通信回線６からのデータを一度受信し、第１通信回
線６に返送する場合は、第１メモリ２ｂに格納されたデ
ータを第１プロセツサ１ｂにより共通メモリ１０に格納
し、次に、第２プロセツサ１ｃによりこの共通メモリ１
０に格納されたデータを第４３ＣＣ３ｆを介して第１通
信回線６へ送出し返送が完了する。

また、第２通信回線７から入力されたデータは、第２プ
ロセツサ１ｃの制御下によって、第３３ＣＣ３ｅを介し
て第２メモリ２ｃに格納された後筒１３ｃｃ３ｄを介し
て、第１通信回線６側に送出される。一方、第２通信回
線７からのデータを一度受信し、第２通信回線７に返送
する場合は、第２メモリ２Ｃに格納されたデータを第２
プロセツサＩＣにより共通メモリ１０に格納し、次に第
１プロセツサ１ｂによりこの共通メモリ１０に格納され
たデータを第２３ＣＣ３ｄを介して第２通信回線７へ送
出し、返送が完了する。

本実施例によれば、第１通信回線６のデータを第１メモ
リ２ｂに格納する間に、第２通信回線７のデータを第２
メモリ２Ｃに格納できるので、処理効率を大幅に向上で
きる。

なお、共通メモリ１０は他の用途にも用いることができ
、例えば第１プロセツサ１ｂと第２プロセッサＩｃ間の
種々のデータの交換なども行なうことができる。

なお、この実施例ではプロセッサとしてマイクロプロセ
ッサを使用した場合について説明したが、ミニコンピユ
ータ等の汎用計算機であってもよい。

〔発明の効果〕

以上の説明から明らかなようにこの発明によれば、デー
タの流れを２系統に分割し、系統ごとに転送処理手段を
設けたので、通信処理時間を大幅に短縮でき、かつ系統
間を共通メモリで結合するように構成しているため、デ
ータの返送が可能となる。

【図面の簡単な説明】

第１図は本発明の通信制御方法による一実施例を示すブ
ロック図、第２図は従来の通信制御方法による一例を示
すブロック図である。 ２ｂ・・・第１メモリ、２ｃ・・・第２メモリ、６・・
・第１通信回線、７・・・第２通信回線、８・・・第１
転送手段、９・・・第２転送手段、１０・・・共通メモ
リ。 なお、図中、同一または相当部分には同一符号を用いて
いる。

Claims (1)

【特許請求の範囲】
1. 第１通信速度で第１通信回線から受信したデータを第１
   メモリに一時記憶した後第２通信回線に転送するかまた
   は第１通信回線に返送する第１転送処理手段と、第２通
   信速度で第２通信回線から受信したデータを第２メモリ
   に一時記憶した後第１通信回線に転送するかまたは第２
   通信回線に返送する第２転送処理手段と、これら２つの
   転送処理手段の間に接続される共通メモリとを備え、上
   記第１転送処理手段は第１通信回線に返送すべきデータ
   を第１メモリから上記共通メモリに転送し、当該データ
   を第２転送処理手段を介して第１通信回線に返送させ、
   上記第２転送処理手段は第２通信回線に返送すべきデー
   タを第２メモリから上記共通メモリに転送し、当該デー
   タを第１転送処理手段を介して第２通信回線に返送させ
   るようにしたことを特徴とする通信制御方法。