JPS6112304B2 - - Google Patents
Info
- Publication number
- JPS6112304B2 JPS6112304B2 JP1863383A JP1863383A JPS6112304B2 JP S6112304 B2 JPS6112304 B2 JP S6112304B2 JP 1863383 A JP1863383 A JP 1863383A JP 1863383 A JP1863383 A JP 1863383A JP S6112304 B2 JPS6112304 B2 JP S6112304B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output control
- connector
- control module
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
この発明は電子計算機に対しコネクタを通じて
複数の入出力制御モジユールを取外し可能に接続
し、各種情報処理を行うようにされた情報処理装
置に関する。
複数の入出力制御モジユールを取外し可能に接続
し、各種情報処理を行うようにされた情報処理装
置に関する。
＜従来技術＞
従来のこの種の情報処理装置において、入出力
制御モジユールは接続されるべき入出力装置に対
応して複数の種類が存在し、かつ同一種類につい
ても複数の入出力装置が接続され、これに伴つて
その入出力装置に対応して複数の入出力制御モジ
ユールが接続されるが、これら入出力制御モジユ
ールは電子計算機に固定的に接続され、つまりそ
の接続コネクタ番号に対し、これに接続された入
出力制御モジユールに付けられた論理番号と、つ
まり電子計算機内で処理を行うために必要とする
論理番号及びその入出力制御モジユールの種類は
固定されている。
制御モジユールは接続されるべき入出力装置に対
応して複数の種類が存在し、かつ同一種類につい
ても複数の入出力装置が接続され、これに伴つて
その入出力装置に対応して複数の入出力制御モジ
ユールが接続されるが、これら入出力制御モジユ
ールは電子計算機に固定的に接続され、つまりそ
の接続コネクタ番号に対し、これに接続された入
出力制御モジユールに付けられた論理番号と、つ
まり電子計算機内で処理を行うために必要とする
論理番号及びその入出力制御モジユールの種類は
固定されている。
しかし電子計算機を固定的に用いることなく、
その設置場所を変えて用い、その場所ごとに異な
るデータ処理を行わせることがある。この場合そ
の各コネクタ番号に対して論理番号を１対１に対
応してしまうと、制御モジユールの接続を誤ると
正しい処理を行うことができなくなり、各種の異
なるデータ処理を行うことが困難となつてくる。
その設置場所を変えて用い、その場所ごとに異な
るデータ処理を行わせることがある。この場合そ
の各コネクタ番号に対して論理番号を１対１に対
応してしまうと、制御モジユールの接続を誤ると
正しい処理を行うことができなくなり、各種の異
なるデータ処理を行うことが困難となつてくる。
このような点より従来においては次のようにし
ていた。即ち第１図に示すように電子計算機１１
の主基板１２に対し、コネクタ１１乃至１oが設
けられ、コネクタ１１乃至１oに対し入出力制御
モジユール２１乃至２oがそれぞれ着脱自在に接
続される。入出力制御モジユール２１乃至２oに
はそれぞれその入出力制御モジユールを示す論理
番号を設定するための論理番号設定部３１乃至３
oと、その入出力制御モジユールの種類を設定す
るための種類設定部４１乃至４oとが設けられ、
更にこれら設定部３１乃至３o及び４１乃至４oに
設定した論理番号及び種類符号を出力するゲート
５１乃至５oが設けられている。勿論本来の入出
力制御に必要とする各種機能も図に示してないが
設けられている。
ていた。即ち第１図に示すように電子計算機１１
の主基板１２に対し、コネクタ１１乃至１oが設
けられ、コネクタ１１乃至１oに対し入出力制御
モジユール２１乃至２oがそれぞれ着脱自在に接
続される。入出力制御モジユール２１乃至２oに
はそれぞれその入出力制御モジユールを示す論理
番号を設定するための論理番号設定部３１乃至３
oと、その入出力制御モジユールの種類を設定す
るための種類設定部４１乃至４oとが設けられ、
更にこれら設定部３１乃至３o及び４１乃至４oに
設定した論理番号及び種類符号を出力するゲート
５１乃至５oが設けられている。勿論本来の入出
力制御に必要とする各種機能も図に示してないが
設けられている。
電子計算機１１内の中央処理装置、いわゆる
CPU１３はアドレスバス１４を通じて各コネク
タ１１乃至１oの指定を行い、その指定に応じて
デコーダ１５内でそのアドレスがデコードされて
選択線６１乃至６oを通じて対応するゲート５１
乃至５oの何れか一つを選択し、その指定によつ
て選択された例えばゲート５１を開いて設定部３
１よりの設定された論理番号と設定部４１に設定
された種類符号とをゲート５１を通じ、更にコネ
クタ１１を通じてデータバス１６に送出させ、こ
のデータバス１６上の論理番号及び種類符号は
CPU１３に取込まれてメモリ１７に記憶され
る。各入出力制御モジユール２１〜２oに対し、
この取込みを行い、第２図に示すように各コネク
タ番号１，２，３………に対して、その入出力制
御モジユールに設定された論理番号と符号種類と
のテーブルが作られる。従つてCPU１３はこの
テーブルを作つた後において、実際の情報処理を
実行することになり、そのプログラムの実行の際
に指定された論理番号に対し、そのコネクタ番号
を第２図の対称テーブルより読出して何れの入出
力制御モジユールに対してアクセスするかを知つ
て情報処理を実行する。
CPU１３はアドレスバス１４を通じて各コネク
タ１１乃至１oの指定を行い、その指定に応じて
デコーダ１５内でそのアドレスがデコードされて
選択線６１乃至６oを通じて対応するゲート５１
乃至５oの何れか一つを選択し、その指定によつ
て選択された例えばゲート５１を開いて設定部３
１よりの設定された論理番号と設定部４１に設定
された種類符号とをゲート５１を通じ、更にコネ
クタ１１を通じてデータバス１６に送出させ、こ
のデータバス１６上の論理番号及び種類符号は
CPU１３に取込まれてメモリ１７に記憶され
る。各入出力制御モジユール２１〜２oに対し、
この取込みを行い、第２図に示すように各コネク
タ番号１，２，３………に対して、その入出力制
御モジユールに設定された論理番号と符号種類と
のテーブルが作られる。従つてCPU１３はこの
テーブルを作つた後において、実際の情報処理を
実行することになり、そのプログラムの実行の際
に指定された論理番号に対し、そのコネクタ番号
を第２図の対称テーブルより読出して何れの入出
力制御モジユールに対してアクセスするかを知つ
て情報処理を実行する。
このような従来の情報処理装置においてはこれ
に接続される入出力制御モジユールの数が増える
と選択線６１乃至６oの数も増えて主基板１２上
の配線数が多くなり、その選択線と入出力制御モ
ジユールとの接続のためのコネクタの線数も増加
する。
に接続される入出力制御モジユールの数が増える
と選択線６１乃至６oの数も増えて主基板１２上
の配線数が多くなり、その選択線と入出力制御モ
ジユールとの接続のためのコネクタの線数も増加
する。
＜発明の概要＞
この発明の目的は入出力制御モジユールを自由
に入れ替え接続することができ、柔軟性の富んだ
情報処理を行うことができ、しかも主基板上の配
線を少くし、またコネクタピン数も比較的少くす
ることができ、或はまた入出力制御モジユールの
接続数を比較的大きくすることが簡単にできる情
報処理装置を提供することにある。
に入れ替え接続することができ、柔軟性の富んだ
情報処理を行うことができ、しかも主基板上の配
線を少くし、またコネクタピン数も比較的少くす
ることができ、或はまた入出力制御モジユールの
接続数を比較的大きくすることが簡単にできる情
報処理装置を提供することにある。
この発明によれば入出力制御モジユールを接続
するコネクタの一部にそのコネクタに固有の番号
を発生させる手段を設けており、各入出力制御モ
ジユールはそれがコネクタに接続された状態にお
いてそのコネクタの固有の番号と電子計算機より
指定されたアドレスとを比較手段で比較し、両者
が一致するとその入出力制御モジユール内に設定
されている論理番号と種類符号とをデータバスに
出力するようにする。このようにして主基板上に
おける線数を少なくし、多くの入出力制御モジユ
ールとそれが接続されたコネクタとの対応関係の
テーブルを容易に作ることが可能となる。
するコネクタの一部にそのコネクタに固有の番号
を発生させる手段を設けており、各入出力制御モ
ジユールはそれがコネクタに接続された状態にお
いてそのコネクタの固有の番号と電子計算機より
指定されたアドレスとを比較手段で比較し、両者
が一致するとその入出力制御モジユール内に設定
されている論理番号と種類符号とをデータバスに
出力するようにする。このようにして主基板上に
おける線数を少なくし、多くの入出力制御モジユ
ールとそれが接続されたコネクタとの対応関係の
テーブルを容易に作ることが可能となる。
＜実施例＞
例えば第３図に第１図と対応する部分に同一符
号を付けて示すように、この実施例においてはコ
ネクタ１１乃至１oにそのコネクタに固有の番号
を発生する固有番号発生手段７１乃至７oが設け
られる。即ち主基板１２には電子計算機１１にお
けるアース線１８と所定の電圧が与えられた電源
線１９とが設けられており、コネクタ１１乃至１
oのそれぞれの予め決められた例えば図において
は四つの端子ピンの何れをそのアース線１８が電
源線１９かの何れかに接続し、しかもその接続状
態はコネクタ１１乃至１oによつて異なる状態と
されている。つまり各コネクタ１１乃至１oはそ
の予め決められた四つの端子ピンに論理“０”、
“１”の４ビツトの符号としてコネクタ固有番号
を発生する。
号を付けて示すように、この実施例においてはコ
ネクタ１１乃至１oにそのコネクタに固有の番号
を発生する固有番号発生手段７１乃至７oが設け
られる。即ち主基板１２には電子計算機１１にお
けるアース線１８と所定の電圧が与えられた電源
線１９とが設けられており、コネクタ１１乃至１
oのそれぞれの予め決められた例えば図において
は四つの端子ピンの何れをそのアース線１８が電
源線１９かの何れかに接続し、しかもその接続状
態はコネクタ１１乃至１oによつて異なる状態と
されている。つまり各コネクタ１１乃至１oはそ
の予め決められた四つの端子ピンに論理“０”、
“１”の４ビツトの符号としてコネクタ固有番号
を発生する。
入出力制御モジユール２１乃至２oにはそれぞ
れ比較部８１乃至８oが設けられており、比較部
８１乃至８oには比較入力としてアドレスバス１
４よりのアドレスの下位ビツト、この例において
は４ビツト、つまりコネクタ固有番号の構成ビツ
ト数と同一ビツト数が一方の入力として与えられ
ると共に、コネクタの接続によつてそのコネクタ
固有番号が他方の入力として入力される。更に比
較部８１乃至８oの動作を有効とするか否かの制
御信号を制御線２１を通じてCPU１３より各比
較部８１乃至８oに対して共通に与えることがで
きるようにされる。各比較部８１乃至８oにおい
てはその両入力、つまりアドレスバス１４上の下
位ビツトとコネクタ固有番号とが一致すると、ゲ
ート５１乃至５oの対応するものを開く制御信号
を発生する。
れ比較部８１乃至８oが設けられており、比較部
８１乃至８oには比較入力としてアドレスバス１
４よりのアドレスの下位ビツト、この例において
は４ビツト、つまりコネクタ固有番号の構成ビツ
ト数と同一ビツト数が一方の入力として与えられ
ると共に、コネクタの接続によつてそのコネクタ
固有番号が他方の入力として入力される。更に比
較部８１乃至８oの動作を有効とするか否かの制
御信号を制御線２１を通じてCPU１３より各比
較部８１乃至８oに対して共通に与えることがで
きるようにされる。各比較部８１乃至８oにおい
てはその両入力、つまりアドレスバス１４上の下
位ビツトとコネクタ固有番号とが一致すると、ゲ
ート５１乃至５oの対応するものを開く制御信号
を発生する。
この情報処理装置は起動する際にCPU１３よ
り制御線２１に通じて比較部８１乃至８oを有効
状態とし、その状態で各アドレスバス１４を通じ
て各コネクタ１１乃至１oを順次指定するアドレ
スを発生し、その各アドレスごとに比較部８１乃
至８oの一つにおいて一致が得られて、その一致
が得られた入出力制御モジユールにおいて対応す
るゲート５１乃至５oの一つが開かれる。従つて
その開かれたゲートからその入出力制御モジユー
ルの論理番号と種類符号とがデータバス１６に与
えられ、これをCPU１３に取込んでメモリ１７
内に第２図について述べたようにそのコネクタ固
有番号とこれが接続されている論理番号と種類符
号との対称表を作る。
り制御線２１に通じて比較部８１乃至８oを有効
状態とし、その状態で各アドレスバス１４を通じ
て各コネクタ１１乃至１oを順次指定するアドレ
スを発生し、その各アドレスごとに比較部８１乃
至８oの一つにおいて一致が得られて、その一致
が得られた入出力制御モジユールにおいて対応す
るゲート５１乃至５oの一つが開かれる。従つて
その開かれたゲートからその入出力制御モジユー
ルの論理番号と種類符号とがデータバス１６に与
えられ、これをCPU１３に取込んでメモリ１７
内に第２図について述べたようにそのコネクタ固
有番号とこれが接続されている論理番号と種類符
号との対称表を作る。
その対称表を作ることにより、CPU１３は設
定された論理番号と同様に設定された種類符号の
入出力制御モジユールがどのコネクタに接続され
ているかを認識でき、その後の処理においてはそ
の対称表を通じて必要とする入出力制御モジユー
ルをアクセスすることができる。プログラムの作
成は論理番号のみを用いて行うことができ、どの
コネクタ番号に入出力制御モジユールが接続され
たかを考えることなくプログラムを作成すること
ができる。
定された論理番号と同様に設定された種類符号の
入出力制御モジユールがどのコネクタに接続され
ているかを認識でき、その後の処理においてはそ
の対称表を通じて必要とする入出力制御モジユー
ルをアクセスすることができる。プログラムの作
成は論理番号のみを用いて行うことができ、どの
コネクタ番号に入出力制御モジユールが接続され
たかを考えることなくプログラムを作成すること
ができる。
以上述べたようにこの発明による情報処理装置
においてはその各種入出力制御モジユールを必要
に応じて取替えることができ、しかもその場合に
その接続コネクタと接続された入出力制御モジユ
ールとの対応関係を意識してプログラムを作る必
要がなく、プログラムを作る場合は入出力制御モ
ジユールの論理番号だけを用いて作ることがで
き、CPUはその論理番号に対して誤りなく前記
対称表を用いてアクセスすることができる。
においてはその各種入出力制御モジユールを必要
に応じて取替えることができ、しかもその場合に
その接続コネクタと接続された入出力制御モジユ
ールとの対応関係を意識してプログラムを作る必
要がなく、プログラムを作る場合は入出力制御モ
ジユールの論理番号だけを用いて作ることがで
き、CPUはその論理番号に対して誤りなく前記
対称表を用いてアクセスすることができる。
しかも多数の入出力制御モジユールを接続し、
またこれを差し替えてもその各コネクタとの対称
表を作る場合に各コネクタに対してはアドレスバ
スを通じてアドレスの下位ビツトにより指定する
ため、そのため配線数は、各コネクタに対して１
本ずつ選択線を用いて選択する場合と比較して少
ないものとなる。また各コネクタにおいてコネク
タ固有番号がそれ自身において自動的に発生する
ようにされており、その固有番号が入出力制御モ
ジユールを接続すると自動的にそのモジユール内
に与えられて比較部において比較することがで
き、構成も簡単である。
またこれを差し替えてもその各コネクタとの対称
表を作る場合に各コネクタに対してはアドレスバ
スを通じてアドレスの下位ビツトにより指定する
ため、そのため配線数は、各コネクタに対して１
本ずつ選択線を用いて選択する場合と比較して少
ないものとなる。また各コネクタにおいてコネク
タ固有番号がそれ自身において自動的に発生する
ようにされており、その固有番号が入出力制御モ
ジユールを接続すると自動的にそのモジユール内
に与えられて比較部において比較することがで
き、構成も簡単である。
第１図は従来の情報処理装置におけるコネクタ
番号と論理番号との対称表を作るための構成を示
すブロツク図、第２図はその論理番号とコネクタ
番号との対称表を示す図、第３図はこの発明によ
る情報処理装置の要部を示すブロツク図である。 １１乃至１o：コネクタ、２１乃至２o：入出力
制御モジユール、３１乃至３o：論理番号設定
部、４１乃至４o：種類符号設定部、５１乃至５
o：ゲート、７１乃至７o：固有番号発生部、８１
乃至８o：比較部、１１：電子計算機、１２：主
基板、１２：CPU、１４：アドレスバス、１
６：データバス。
番号と論理番号との対称表を作るための構成を示
すブロツク図、第２図はその論理番号とコネクタ
番号との対称表を示す図、第３図はこの発明によ
る情報処理装置の要部を示すブロツク図である。 １１乃至１o：コネクタ、２１乃至２o：入出力
制御モジユール、３１乃至３o：論理番号設定
部、４１乃至４o：種類符号設定部、５１乃至５
o：ゲート、７１乃至７o：固有番号発生部、８１
乃至８o：比較部、１１：電子計算機、１２：主
基板、１２：CPU、１４：アドレスバス、１
６：データバス。
Claims (1)
- 【特許請求の範囲】 １ 電子計算機に対し、コネクタを通じて複数の
入出力制御モジユールが取外し可能に接続された
情報処理装置において、 上記各コネクタに設けられ、その固有の番号を
発生する固有番号発生手段と、 上記入出力制御モジユールに設けられ、上記電
子計算機がそのモジユールを識別するための論理
番号を設定する論理番号設定手段及びその入出力
制御モジユールの種類を示す符号を設定する符号
設定手段と、上記電子計算機からのアドレスと入
出力制御モジユールが装着されたコネクタの上記
固有番号発生手段からの固有番号とを比較し、両
者が一致すると上記論理番号設定手段により設定
された論理番号及び上記符号設定手段に設定され
た種類符号を上記電子計算機へ送出する比較手段
と、 上記電子計算機に設けられ、上記各コネクタを
アドレス指定して上記論理番号及び種類符号を取
込み、その論理番号を参照して所要の処理をする
ためのコネクタ番号と論理番号及び種類符号との
テーブルを作る手段とを具備する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1863383A JPS59144931A (ja) | 1983-02-07 | 1983-02-07 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1863383A JPS59144931A (ja) | 1983-02-07 | 1983-02-07 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59144931A JPS59144931A (ja) | 1984-08-20 |
| JPS6112304B2 true JPS6112304B2 (ja) | 1986-04-07 |
Family
ID=11977013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1863383A Granted JPS59144931A (ja) | 1983-02-07 | 1983-02-07 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144931A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019160010A1 (ja) | 2018-02-16 | 2019-08-22 | マツダ株式会社 | 車両の制御方法、車両システム及び車両の制御装置 |
| US10968856B2 (en) | 2018-01-23 | 2021-04-06 | Mazda Motor Corporation | Engine control method and engine system |
| US11008930B2 (en) | 2018-01-23 | 2021-05-18 | Mazda Motor Corporation | Engine control method and engine system |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198349A (ja) * | 1985-02-28 | 1986-09-02 | Toshiba Corp | 情報処理装置 |
| JPS62172476A (ja) * | 1986-01-24 | 1987-07-29 | Asahi Optical Co Ltd | 測定デ−タ処理装置 |
| JPS62245461A (ja) * | 1986-04-18 | 1987-10-26 | Fanuc Ltd | ボ−ドスロツト番号の割当方法 |
| JP2675300B2 (ja) * | 1987-02-28 | 1997-11-12 | 株式会社リコー | 画像形成装置 |
| JPH03204059A (ja) * | 1989-12-29 | 1991-09-05 | Sharp Corp | プログラム可能な制御装置 |
| JP2565594B2 (ja) * | 1990-11-26 | 1996-12-18 | 富士通株式会社 | 機番設定方式 |
| JP4761530B2 (ja) * | 2004-11-25 | 2011-08-31 | キヤノン株式会社 | 制御基板及びそれを備えた画像形成装置、並びに制御基板の管理方法 |
| US9166609B2 (en) | 2012-09-07 | 2015-10-20 | Panasonic Corporation | AD converter and receiving apparatus |
-
1983
- 1983-02-07 JP JP1863383A patent/JPS59144931A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10968856B2 (en) | 2018-01-23 | 2021-04-06 | Mazda Motor Corporation | Engine control method and engine system |
| US11008930B2 (en) | 2018-01-23 | 2021-05-18 | Mazda Motor Corporation | Engine control method and engine system |
| WO2019160010A1 (ja) | 2018-02-16 | 2019-08-22 | マツダ株式会社 | 車両の制御方法、車両システム及び車両の制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59144931A (ja) | 1984-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038317A (en) | Programmable controller module rack with a relative rack slot addressing mechanism | |
| KR880002657B1 (ko) | 데이타 처리 시스템에서 메모리 매핑(mapping)방법 | |
| US4744025A (en) | Arrangement for expanding memory capacity | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| JPS595936B2 (ja) | 多重モ−ド記憶装置 | |
| US6289411B1 (en) | Circuit for generating a chip-enable signal for a multiple chip configuration | |
| JPS6112304B2 (ja) | ||
| EP0352683B1 (en) | Programmable controller module identification system | |
| US4958323A (en) | Semiconductor file memory | |
| US5602989A (en) | Bus connectivity verification technique | |
| EP0059758A1 (en) | Numerical control unit | |
| JP2583351B2 (ja) | バス線試験方法および該方法を実施する装置 | |
| JP2583055B2 (ja) | Ｉｃテストシステム | |
| JPS6243273B2 (ja) | ||
| JP2541351B2 (ja) | 半導体試験装置 | |
| JPS648384B2 (ja) | ||
| EP0497443B1 (en) | Static ram based microcontroller | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| JP2530810B2 (ja) | 記憶素子及びその使用方法 | |
| JPS5882351A (ja) | メモリ装置 | |
| KR920005094Y1 (ko) | 프로그래머블 콘트롤러의 입출력 랙 및 카드 선택장치 | |
| KR940004729B1 (ko) | 8비트 및 16비트 공용의 인터페이스 장치 | |
| JP3357952B2 (ja) | 自動検査システム | |
| JPS58195230A (ja) | チヤネル制御装置 | |
| JP2819329B2 (ja) | プログラム記憶装置 |